


# 2.

## 开关和逻辑

# MOS场效应晶体管


**MOS**: 金属(**M**etal)-氧化物(**O**xide)-半导体(**S**emiconductor)

栅极**G**（控制端），漏极**D**和源极**S**，衬底**B**（一般接固定电位）



NMOS

电位**低**的一端是**S**，电位**高**的一端是**D**



PMOS


电位**高**的一端是**S**，电位**低**的一端是**D**



# MOSFET的开关模型

高电平——逻辑1，低电平——逻辑0

NMOS



$g = 0$




OFF

$g = 1$



ON

PMOS



ON




OFF


NMOS:  $V_{gs}$  超过阈值电压  $V_{Tn}$  时导通，小于  $V_{Tn}$  时截止；

PMOS:  $V_{gs}$  (负值) 小于阈值电压  $V_{Tp}$  (负值) 时导通，大于  $V_{Tp}$  时截止。

# NMOS开关网络的导通条件




导通条件:  $g1 \text{ AND } g2$



导通条件:  $g1 \text{ OR } g2$




# PMOS开关网络的导通条件



导通条件:  $\overline{g1} \text{ AND } \overline{g2}$

$$= \overline{g1 \text{ OR } g2}$$


**DeMorgan定理**



导通条件:  $\overline{g1} \text{ OR } \overline{g2}$


$$= \overline{g1 \text{ AND } g2}$$

# 复杂开关网络




开关网络

导通条件为  $G = \text{True}$



$AB + CD$




$(\overline{A} + \overline{B})(\overline{C} + \overline{D})$

**导通条件：**开关网络两端之间的各条通路的导通条件之间是“或”的关系；同一条通路上的彼此串联的各个开关的导通条件是“与”的关系。



# 开关共享



共享条件：控制信号相同 且 输入端信号相同

# 总结

- ❖ 将数字系统集成化能够带来系统成本、性能、体积、重量、可靠性的改善。
- ❖ CMOS集成电路中以NMOS晶体管和PMOS晶体管作为基本电路元件
  - NMOS——正逻辑开关，PMOS——反逻辑开关
- ❖ 把NMOS/PMOS作为开关构成CMOS逻辑门
  - 互补逻辑门——上拉网络+下拉网络（**互补网络**）
  - **逻辑门设计方法**



# 总结（续）

- ❖ 集成电路设计用MOS管实现数字系统功能，确定每个器件的几何参数，并给出最终版图。
- ❖ 工艺：加工时利用光刻技术把版图图形转移到硅片上，通过扩散、注入、氧化、淀积、抛光等工艺逐层加工出器件和互连。
- ❖ 划片封测
- ❖ 芯片成本与芯片面积成正比
- ❖ 集成度的提高主要靠缩小单个晶体管的版图面积  
(scaling down)

# 总结（续）

- 集成度的提高是数字集成电路发展的主线，以指数的速度增长，当前的集成度已经达到10亿级。





# 实现逻辑门

## 3.

## 例子：反相器



| A | Y |
|---|---|
| 0 | 1 |
| 1 | 0 |







## 例子：反相器

| A | Y |
|---|---|
| 0 | 1 |
| 1 | 0 |



# 静态逻辑原理

输入信号控制开关网络的通/断，  
当需输出1时使输出连接到 $V_{DD}$ ；  
当需输出0时使输出连接到地。






# 静态互补逻辑


$$F=1 \cdot G+0 \cdot \overline{G}=G$$

上拉网络  
(pull up network, PUN)

下拉网络  
(pull down network, PDN)




# 互补网络



- a1** 互补网络是指导通条件相反的两个开关网络，在CMOS电路中一个由NMOS构成一个由PMOS构成，他们之间从结构上具有NMOS并联对应PMOS串联，NMOS串联对应PMOS并联的对应关系。
- adm, 2013/8/30



# NMOS网络 or PMOS网络?




a3 通常 PMOS in PUN 、 NMOS in PDN 原因是阈值损失问题

NMOS 晶体管产生一个强的0 , PMOS管产生强的1.

adm, 2013/9/15



# 静态互补CMOS逻辑门

CMOS: Complementary MOS——包含NMOS和PMOS两种晶体管



# 与非 (NAND) 门



| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |







# CMOS NAND Gate

| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |





# CMOS NAND Gate

| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |





# CMOS NAND Gate

| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |



# 或非 (NOR) 门

| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |






# 静态互补CMOS逻辑的特点

## 1. 反相逻辑


(NAND\NOR\INV)

## 2. 互补的两个网络分别实现上拉和下拉




# 静态互补CMOS逻辑的设计


$$F = \overline{A(B+C)} \bullet \overline{D} \Rightarrow F = \overline{A(B+C) + D}$$



(a) 下拉网络



(b) 通过识别出子网络层次化地推出上拉网络



(c) 完整的逻辑门

**LX3**

1. 转化成反相逻辑

2. 根据逻辑表达式画出PDN ( 导通条件对应的真值布尔表达式等于逻辑函数的反 )

3. 根据PDN设计PUN

PUN的设计：把PDN分解成并联、串联的子项，NMOS并联->PMOS串联，NMOS串联->PMOS并联

Li XY, 2015/9/14

# 小结


- 同时采用NMOS管和PMOS管（CMOS工艺）搭建的开关网络可以实现逻辑门。
- 开关的控制端是逻辑门的输入信号，开关连接在一起组成连接输出端和电源或地的路径。
- 静态逻辑原理
  - 互补的PUN和PDN
  - PUN采用PMOS网络，PDN采用NMOS网络
  - 输出端总是与电源或地短接
- 静态互补CMOS逻辑门的设计: (1)把逻辑表达式转化成反相形式; (2)设计下拉网络 (3)通过识别子网络推出上拉网络

4.


# 集成电路的工艺




# MOS晶体管的结构



NMOS




# 双阱CMOS工艺结构





制作集成电路的基本材料是高纯度的硅，它是从自然界中大量存在的沙子中提取。沙子经过高温熔化和提纯得到单晶硅、是一种圆柱状的晶体，把单晶硅切割成一个个薄片，表面抛光后就成为了制备集成电路的晶圆，英文称为**wafer**。集成电路就是在晶圆上制作的。

制作集成电路的主要工艺是光刻，光刻时先在晶圆上涂上光刻胶，光刻胶在被光照之后化学性质会发生改变，曝光的光刻胶能够被一定的化学溶剂腐蚀，没有曝光的光刻胶则在硅表面形成了一层保护膜。然后再透过掩模版对晶圆的各个区域依次曝光，形成加工图形。这些图形就控制了刻蚀、扩散、注入、淀积等工艺步骤所作用的区域，从而最终形成集成电路的结构。在光刻的定义下，经过上百道的加工工序，最终才会完成集成电路的加工。


# 集成电路加工的主要流程



# 集成电路加工的主要流程



# 集成电路加工的主要流程





# 集成电路加工的主要流程

定义有源区、刻蚀和在隔离沟槽中填充氧化物



阱区离子注入



重新生长栅氧化层；淀积、形成多晶硅层图形




源区、漏区、衬底接触注入





制作接触孔和通孔窗、形成金属线槽



用金属（铜）填充孔和沟槽，然后抛光



# 集成电路加工的主要流程



# 集成电路加工的主要流程

定义有源区、刻蚀和在隔离沟槽中填充氧化物



阱区离子注入



重新生长栅氧化层；淀积、形成多晶硅层图形




源区、漏区、衬底接触注入



制作接触孔和通孔窗、形成金属线槽



用金属（铜）填充孔和沟槽，然后抛光



# 集成电路加工的主要流程

定义有源区、刻蚀和在隔离沟槽中填充氧化物



阱区离子注入



重新生长栅氧化层；淀积、形成多晶硅层图形




源区、漏区、衬底接触注入





制作接触孔和通孔窗、形成金属线槽




用金属（铜）填充孔和沟槽，然后抛光



# 集成电路加工的主要流程



# 晶圆



一个管芯(die)

晶圆(Wafer)

达到 12" (30cm)



From <http://www.amd.com>

# 划片、封装

- 加工完的晶圆经过测试之后，会被切割成一个一个的管芯，这一步骤称为划片。
- 划片下来的管芯通常要被封装在管壳当中。
- 管壳的作用：集成电路芯片内键合点与外部进行电气连接，也为集成电路芯片提供了一个稳定可靠的工作环境，对集成电路芯片起到机械和环境保护的作用（避免受到机械损伤和化学腐蚀）




# 集成电路版图

- 芯片每步加工的图形由光刻版控制——光刻过程通过光刻胶显影将光刻版上的图形转移到芯片表面。
- 刻蚀、扩散、注入、淀积等步骤所作用的范围对应光刻胶变性（或未变性）的区域。
- 版图：每层光刻版的图形。  
集成电路设计的最终输出，交付给代工厂的制造图纸。  
在数字集成电路设计中，版图设计又称为物理设计

# CMOS 工艺的版图层定义



- 对应六层掩模

- n-well
- Polysilicon
- n+ active
- p+ active
- Contact
- Metal




# CMOS 反相器版图

版图（顶视图）



剖面图



# 小结

- 集成电路设计用MOS管实现数字系统功能，确定每个器件的几何参数，并给出最终版图。
- 工艺：加工时利用光刻技术把版图图形转移到硅片上，通过扩散、注入、氧化、淀积、抛光等工艺逐层加工出器件和互连。
- 划片封装：圆片经过划片得到独立的管芯，每个管芯封装到管壳中成为最终可以使用的集成电路

# 数字大规模集成电路设计

---

李翔宇

清华大学微电子学研究所

[xiangyuli@tsinghua.edu.cn](mailto:xiangyuli@tsinghua.edu.cn)



# 5.

## 集成度和SCALING DOWN

# 集成度

一片硅片上的所有晶体管是一起制造出来的，所以单个硅片上的晶体管数量越多，单个晶体管的成本越低。

 集成度：单个芯片上所集成的晶体管数量

| 小规模<br>(SSI) | 中规模<br>(MSI)       | 大规模<br>(LSI)                     | 超大规模<br>(VLSI)                   | 特大规模<br>(ULSI)                   | 吉规模<br>(GSI)     |
|--------------|--------------------|----------------------------------|----------------------------------|----------------------------------|------------------|
| 20-30        | 30-10 <sup>3</sup> | 10 <sup>3</sup> -10 <sup>5</sup> | 10 <sup>5</sup> -10 <sup>7</sup> | 10 <sup>7</sup> -10 <sup>9</sup> | >10 <sup>9</sup> |

摩尔定律:数字处理器芯片的集成度每2年增长2倍-1.6倍。



# 目前最大规模的数字芯片之一



英伟达图形处理器（GPU）芯片 pascal


|            | NVIDIA Pascal       |
|------------|---------------------|
| 工艺         | 16nm                |
| 晶体管数量      | 15.3 亿              |
| 芯片尺寸       | 610 mm <sup>2</sup> |
| 流处理器数/计算单元 | 64                  |
| 发布时年份      | 2016                |

# 芯片成本

$$\text{芯片成本} = \frac{\text{圆片成本}}{\text{每个圆片的芯片数} \times \text{芯片成品率}}$$

$$\text{成品率} Y = \frac{\text{每个圆片上完好的芯片的数量}}{\text{每个圆片上芯片的总数}} \times 100\%$$

单颗管芯的可变成本  
(不包括封测成本)  
与它的面积成正比。





# 等比例缩小(scaling down)

平面工艺下提高集成度的基本方法是减小单个晶体管的面积。

🔥 Scaling down: 晶体管沟道长度的不断缩小。

- 为了维持晶体管特性和工作特性（如沟道电阻）基本不变，缩小晶体管的其它维度的尺寸和电源电压也要随之按比例缩小

# 3D器件

- ❖ 3D工艺（当代前沿技术）：在垂直方向上实现立体的MOS结构，减小平面上所占用的面积。



# 特征尺寸

- ❖ 数字集成电路的晶体管沟道长度通常采用工艺所能实现的最小尺寸——它反映了集成电路的工艺加工水平。被作为特征尺寸，来代表集成电路工艺水平。
- ❖ 特征尺寸缩小历史：

.....45 nm->32/28 nm->22 nm->16/14 nm->7 nm-> ...

# 述评

- ❖ 硅基CMOS工艺在集成度提高方面的潜力奠定了其在集成电路领域的“霸主”地位。
- ❖ Scaling down的存在实现了集成电路技术的发展，带来了信息技术硬件性能的快速提升和价格的持续下降，使得硅基CMOS集成电路成为了当今电路系统实现的主流方式。



# 小结

- ❖ 芯片成本与芯片面积成正比
- ❖ 集成度的提高主要靠缩小单个晶体管的版图面积  
(scaling down)
- ❖ 集成度的提高是数字集成电路发展的主线，以指数的速度增长，当前的集成度已经达到10亿级。




# 第二讲 MOS场效应晶体管

李翔宇

清华大学微电子学研究所

# 引言

# 理想开关




# 真实的开关

## 寄生效应:



## 芯片性能:



# MOS管的原理与阈值电压


## 1.




# MOS场效应管原理

## NMOS:

平板电容结构



当 $V_g=0$ ，n-p-n结构，源漏之间截止




当 $V_g > V_t$ ，出现沟道，源漏之间导通

衬底与源、漏区之间的pn结应该始终保持反偏！

# 积累

$$V_{GS} < 0$$

衬底积累正电荷，栅极积累负电荷.



相当于一个电容

# 功函数差


$$V_{GS}=0$$

$$Q_{ms}=C_{OX}\Phi_{ms}$$

$C_{OX}$ ——栅氧化层电容

金属与半导体之间存在着功函数差 ( $\Phi_{ms}$ )，通常金属的功函数小于半导体，有更多的电子，栅源短接时，电子会一部分流入半导体直至建立起内部电势达到平衡。


(功函数：把一个电子从费米能级移入到真空中所需的能量。)



横向n-p-n结构，漏和源之间截止

# 耗尽

$V_{GS}$  增大




半导体衬底中开始感应出负电荷——p衬底中的表面空穴耗尽（空穴向远端排斥）。  
栅下方出现耗尽区（电荷量为 $Q_B$ ）

# 耗尽

$V_{GS}$  继续增大

沟道区域的空穴被完全耗尽后，再增加电压，就会增加自由电子。




衬底耗尽区加宽， $|Q_B|$  增加

# 强反型

沟道表面发生反型（电子浓度高于空穴浓度）。

强反型:反型区载流子（电子）浓度等于衬底掺杂浓度。






# 阈值电压

阈值电压 ( $V_T$ ): 发生强反型时的  $V_{GS}$ 。


$$V_{GS} = V_T$$



# 沟道

反型层使得S和D连通，称为**沟道**。当D-S之间存在电势差就可以形成电流。

一旦反型之后，再增加 $V_{GS}$ ，就从源区补充电子，耗尽区宽度不再变化。此时耗尽区电荷的大小与衬底掺杂浓度和衬底偏置有关。





# 阈值电压

阈值电压 ( $V_T$ ): 发生强反型时的  $V_{GS}$ 。


$$V_{GS} = V_T$$

强反型时的反型层电荷量  $Q_F = 2\Phi_F C_{OX}$   
 $\Phi_F$ : 费米电势




# 强反型条件

- 强反型条件（以NMOS管为例）：
  - 克服栅极(多晶硅)-半导体间的功函数差  
(-) : 材料参数




# 强反型条件

- 强反型条件（以NMOS管为例）：
  - 克服栅极(多晶硅)-半导体间的功函数差  
(-)：材料参数
  - 补偿沟道区中暴露的固定电荷 $Q_B$ (NMOS为-)



# 强反型条件


- 强反型条件（以NMOS管为例）：
  - 克服栅极(多晶硅)-半导体间的功函数差  
(-)：材料参数
  - 补偿沟道区中暴露的固定电荷 $Q_B$ (NMOS为-)
  - 产生浓度与衬底空穴浓度相同的电子载流子 ( $2\Phi_F$ )(p衬底为-)：工艺参数





# 强反型条件

- 强反型条件（以NMOS管为例）：
  - 克服栅极(多晶硅)-半导体间的功函数差  
(-)：材料参数
  - 补偿沟道区中暴露的固定电荷 $Q_B$ (NMOS为-)
  - 产生浓度与衬底空穴浓度相同的电子载流子 ( $2\phi_F$ )(p衬底为-)：工艺参数



$$V_T C_{ox} + \underbrace{(-\phi_{ms})}_{\text{功函数差}} C_{ox} = \underbrace{-Q_B}_{\text{耗尽区电荷}} - \underbrace{2\phi_F}_{\text{费米电势}} C_{ox}$$

# 阈值电压公式


$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}}$$

考虑其它电荷后的阈值电压公式：

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} - \frac{Q_I}{C_{ox}}$$

对应NMOS管 $\phi_{ms}$ 为-， $\phi_F$ 为-， $Q_B$ 为-， $Q_{ss}$ 为+， $Q_I$ 一般为-

阈值电压可人为调节，阈值电压大于0的NMOS管称为增强型NMOS，阈值电压小于0的称为耗尽型NMOS



# PMOS阈值电压

PMOS管的阈值电压定义和公式与NMOS类似，只是增强型PMOS管的阈值电压是负值。

阈值电压小于0的PMOS管称为增强型PMOS，阈值电压大于0的称为耗尽型PMOS。

# MOS管的电流方程

## 2.

# MOS管的原理与一阶模型

- 基本电流方程

- 沟道长度调制效应
- 速度饱和
- 手工分析模型

# 萨之唐方程 (增强型NMOS)

$$\begin{cases} I_D = -v_n(x)Q_n(x)W \\ Q_n(x) = -C_{ox}[V_{GS} - V(x) - V_T] \text{单位面积的沟道电荷} \\ v_n(x) = \mu_n E(x) = \mu_n \frac{dV(x)}{dx} \end{cases}$$


$$I_D dx = -v_n(x)Q_n(x)W dx = \mu_n C_{ox} W (V_{GS} - V_T - V) dV$$

$$\int_0^L I_D dx = \mu_n C_{ox} W \int_{V_S}^{V_D} (V_{GS} - V_T - V) dV$$

$$I_D \int_0^L dx = \mu_n C_{ox} W \left[ \int_{V_S}^{V_D} (V_{GS} - V_T) dV - \int_{V_S}^{V_D} V dV \right]$$

$$I_D L = \mu_n C_{ox} W \left[ (V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$





# 工作区与电流方程 (增强型NMOS ( $V_T > 0$ ))

截止区 ( $V_{GS} = 0$ )  
 $I_D = 0$

$k_n'$  工艺跨导参数  $k_n' = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$

$k_n$  增益因子  $k_n = k_n' \frac{W}{L}$

电阻（线性）区 ( $V_{GS} > V_T, V_{GD} > V_T$ )  
• 反型层从源端延伸到漏端


$$I_D = k_n' \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

电流随  $V_{DS}$  增大而增大

电阻区的  $V_{DS}$  通常较小，当  $V_{DS} \ll V_{GT}$ ，二次项可以忽略，则电流与  $V_{DS}$  增近似为线性关系，因此命名为线性区或电阻区。

# 工作区与电流方程（续）

- 饱和区 ( $V_{GS} > V_T$ ,  $V_{GD} < V_T$ )
  - 当  $V_{DS}$  超过  $V_{GS} - V_T$  (沟道夹断饱和电压) 时,  $I_{DS}$  不再随着  $V_{DS}$  增加而增大。




$$\int_0^L I_D dx = \mu_n C_{ox} W \int_{V_S}^{V_G - V_T} (V_{GS} - V_T - V) dV$$

$$I_D = \mu_n C_{ox} \frac{W}{L} [(V_{GS} - V_T)(V_{GS} - V_T) - \frac{(V_{GS} - V_T)^2}{2}] = k'_n \frac{W}{L} \frac{(V_{GS} - V_T)^2}{2}$$

# 工作区与电流方程


- 饱和区 ( $V_{GS} > V_T$ ,  $V_{GD} < V_T$ )
  - 当  $V_{DS}$  超过  $V_{GS} - V_T$  (沟道夹断饱和电压) 时,  $I_{DS}$  不再随着  $V_{DS}$  增加而增大。

$$I_D = k'_n \frac{W}{L} \frac{(V_{GS} - V_T)^2}{2}$$



# 长沟器件模型

增强型NMOS的  $I_D$ - $V_{DS}$  曲线



# PMOS管电流方程

- PMOS的电流方程:  $k_p'$ 和 $V_T$ 都是负值

$$k_p' = \mu_p C_{ox} = \frac{\mu_p \epsilon_{ox}}{t_{ox}} < 0$$


$$k_p = k_p' \frac{W}{L}$$

截止区( $V_{GS} < V_T$ )  $I_D = 0$

线性区( $V_{GS} < V_T$ 且 $V_{DS} > V_{GS} - V_T$ )  $I_D = k_p' \frac{W}{L} [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}]$

饱和区( $V_{GS} < V_T$ 且 $V_{DS} < V_{GS} - V_T$ )  $I_D = k_p' \frac{W}{L} \frac{(V_{GS} - V_T)^2}{2}$

# PMOS 管特性



# 小结

- MOS管的导通电流与 $W/L$ 成正比
- MOS管的导通电流与载流子迁移率成正比
- MOS管的电流方程因偏置条件不同有不同的工作区，随偏置电压的变化是非线性的
- 电流随 $V_{GS}-V_T$ 的增大而增大， $V_{GS}-V_T$ 被称为过驱动电压(overdrive voltage)
- 饱和电流与过驱动电压成平方关系，线性区电流与 $V_{DS}$ 成平方关系（ $V_{DS}$ 较小时可近似为线性关系）。



# 特征尺寸


- 为了保持MOS管的性能不变，减小晶体管的面积，可以等比例减小W和L（scaling down）——要尽量减小L
  - 特征尺寸：工艺所能加工的最小线宽
    - 通常对应MOS管的沟道长度L
- 每代工艺进步，L就减小约 $\sqrt{2}$ 。

# 沟道长度调制效应

- 当 $V_{DS}$ 上升时, 夹断点向源端移动 (有效 $L$ 变短), 电流随之而微微增大。


$$I_D = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

$\lambda$ ——沟道长度调制系数 (是一个很小的数, NMOS的 $\lambda$ 为正)



# 速度饱和

- 沟道横向电场强度 $\xi = V_{DS}/L$ , **L减小使得 $\xi$ 增大**
- 电场强度超过临界电场 $\xi_c$ 时开始出现速度饱和,  $\xi_c = V_{DSAT}/L$
- 电子与空穴的饱和速度大致相同, 空穴的临界电场要稍高



# 修正电阻区电流公式

载流子漂移速度

$$v = \begin{cases} \frac{\mu_n \xi}{1 + \xi / \xi_c} & \xi \leq \xi_c \\ v_{sat} & \xi \geq \xi_c \end{cases}$$

$$\xi_c = 2v_{sat} / \mu_n \quad (\text{连续性要求})$$

电阻区 ( $\xi \leq \xi_c$ )

$$I_D = W \times Q_n(x) \times v(x)$$

$$= W \times C_{OX} (V_{GS} - V_T - V(x)) \left( \frac{\mu_n \xi(x)}{1 + \frac{\xi(x)}{\xi_c}} \right)$$

$$\xi(x) = \frac{dV(x)}{dx}$$

# 电阻区修正电流方程

$$I_D = \frac{\mu_n C_{OX}}{1 + (V_{DS} / \xi_c L)} \left( \frac{W}{L} \right) \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$= k_n \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \kappa(V_{DS})$$

$$\kappa(V) = \frac{1}{1 + (V / \xi_c L)} < 1$$

$$V / L \ll \xi_c, \kappa(V) \approx 1$$

速度饱和使得电流变小。

# 速度饱和电流公式

$v = v_{sat}, V_{DS} = V_{DSAT}$  由连续性要求:

$$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = k_n \left[ V_{GT} V_{DSAT} - \frac{V_{DSAT}^2}{2} \right] \kappa(V_{DSAT})$$


$$\xi_c = \frac{2v_{sat}}{\mu_n} \quad \text{其中, } V_{GT} = V_{GS} - V_T$$

$$\Rightarrow V_{DSAT} = \kappa(V_{GT}) V_{GT}$$

$$\because \kappa(V_{GT}) < 1 \quad \therefore V_{DSAT} < V_{GT} = V_{DSAT\text{长沟}}$$

短沟器件速度饱和的 $V_{DSAT}$ 小于沟道夹断的 $V_{DSAT}$

# 长沟器件与短沟器件的 $I_D$ - $V_{DS}$ 特性





## 饱和电流 vs. $V_{GT}$

$$\begin{aligned} I_D &= v_{sat} C_{ox} W (V_{GT} - V_{DSAT}) = v_{sat} C_{ox} W (V_{GT} - \kappa(V_{GT}) V_{GT}) \\ &= v_{sat} C_{ox} W V_{GT} (1 - \kappa(V_{GT})) \\ &= v_{sat} C_{ox} W \frac{V_{GT}^2}{V_{GT} + \xi_c L} \end{aligned}$$

$$\xi_c L \gg V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx \frac{V_{GT}^2}{\xi_c L} = \frac{\mu_n}{2v_{sat}} \frac{V_{GT}^2}{L},$$

$$I_{DSAT} = \frac{1}{2} \frac{W}{L} C_{ox} \mu_n V_{GT}^2$$

## 饱和电流 vs. $V_{GT}$

$$I_D = v_{sat} C_{ox} W \frac{V_{GT}^2}{V_{GT} + \xi_c L}$$


$$\xi_c L \ll V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx V_{GT}, I_{DSAT} = v_{sat} C_{ox} W V_{GT}.$$

# 饱和电流 vs. $V_{GT}$


$$I_D = v_{sat} C_{ox} W \frac{V_{GT}^2}{V_{GT} + \xi_c L} \left\{ \begin{array}{ll} \xi_c L \gg V_{GT}, I_{DSAT} = \frac{1}{2} \frac{W}{L} C_{ox} \mu_n V_{GT}^2 & \text{长沟, 二次关系} \\ \xi_c L \ll V_{GT}, I_{DSAT} = v_{sat} C_{ox} W V_{GT} & \text{短沟, 一次关系} \end{array} \right.$$

$I_D - V_{GS}$

$(V_{DS} > V_{DSAT})$



长沟



短沟

# 速度饱和的简化模型


近似假设：1.速度突变

$$v = \mu_n \xi, \quad \text{若 } \xi \leq \xi_c$$

$$= v_{sat} = \mu_n \xi_c, \quad \text{若 } \xi \geq \xi_c$$

2.  $V_{DSAT}$  是一个常数：  $V_{DSAT} \approx L \xi_c = \frac{L v_{sat}}{\mu_n}$

(对于  $V_{GT}$  较大时是合理的)



$$V_{DSAT} = \frac{V_{GT}}{1 + (V_{GT} / \xi_c L)} \approx \xi_c L$$

# 简化后的电流公式


电阻区:  $I_{DS} = \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}]$

速度饱和区:  $I_{DSAT} = I_D(V_{DS} = V_{DSAT})$

$$\begin{aligned} &= \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DSAT} - \frac{V_{DSAT}^2}{2}] \\ &= \underline{v_{sat} C_{OX} W (V_{GT} - \frac{V_{DSAT}}{2})} \end{aligned}$$

$I_{DSAT}$ - $V_{GT}$ 成线性关系


# 短沟器件的电流-电压关系



因为迁移率退化使电流进入饱和。

线性关系

# 统一（手工）计算模型



$$I_D = 0 \text{ for } V_{GT} \leq 0$$

$$I_D = k' \frac{W}{L} \left( V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \text{ for } V_{GT} \geq 0$$

$$\text{with } V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}),$$


$$V_{GT} = V_{GS} - V_T,$$

$$\text{and } V_T = V_{T0} + \gamma (\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|-2\phi_F|})$$


PMOS的 $\gamma$ 和 $\lambda$ 都是负值。




# 简单模型和精确模型




# 手工计算模型（线性区）



# 手工计算模型（饱和区）




# 手工计算模型（速度饱和区）



# MOS管的电容

## 3.

# MOS管电容模型



$$C_{GS} = C_{GCS} + C_{GSO};$$


$$C_{GD} = C_{GCD} + C_{GDO};$$

$$C_{GB} = C_{GCB};$$


$$C_{SB} = C_{Sdiff}; C_{DB} = C_{Ddiff}$$

# 栅-沟道电容


$$C_{GC} = C_{GCB} + C_{GCS} + C_{GCD}$$



截止




电阻区




饱和区

| Operation Region | $C_{GCB}$        | $C_{GCS}$             | $C_{GCD}$          |
|------------------|------------------|-----------------------|--------------------|
| Cutoff           | $C_{ox}WL_{eff}$ | 0                     | 0                  |
| Triode           | 0                | $C_{ox}WL_{eff}/2$    | $C_{ox}WL_{eff}/2$ |
| Saturation       | 0                | $(2/3)C_{ox}WL_{eff}$ | 0                  |

# 栅-沟道电容



栅电容与 $V_{GS}$ 的关系  
( $V_{DS} = 0$ )




栅电容与饱和度的关系  
(晶体管导通)

栅电容与 $V_{GS}$ 和 $V_{DS}$ 都有关。



# 栅-源/漏耦合电容



线性电容


$$C_{GSO} = C_{GDO} \\ = C_o W$$

—— $C_o$ 是单位栅宽度对应的耦合电容值，以交叠(overlap)电容为主。

$$C_{overlap} \propto X_d$$


- $x_d$ 不能随着L缩小而缩小，因此寄生电容随着特征尺寸缩小而增大；

# pn结电容（扩散区电容）



$$\begin{aligned} C_{diff} &= C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETER \\ &= C_j L_S W + C_{jsw} (2L_S + W) \end{aligned}$$

# 版图中要尽量减小漏区面积和周长



# 小结

- MOS管中存在寄生的电容，包括栅-沟道电容，栅-SD耦合电容，pn结电容。
- 栅-沟道电容和pn结电容都是非线性电容，电容值与晶体管偏置电压有关。
- 栅-沟道电容和栅面积 ( $W \times L$ ) 成正比，耦合电容和 $W$ 成正比
- pn结电容和扩散区的面积与周长成正比。
- 简单地讲，一般 $W$ 越大，寄生电容越大。

# 再谈阈值电压


## 4.

# 体效应

- 体效应（衬偏调制效应/体效应）：

- $V_{SB} \uparrow \Rightarrow |Q_B| \uparrow \Rightarrow V_T \uparrow$

$$Q_B = \sqrt{2q\epsilon_{Si} N_A (-2\phi_F + V_{SB})}$$



$$V_T = V_{T0} + \gamma(\sqrt{V_{SB} + |2\phi_F|} - \sqrt{|2\phi_F|}), \gamma = \frac{1}{C_{ox}} \sqrt{2Q\epsilon_{Si} N_A}$$

其中  $V_{T0} = \phi_{ms} - 2\phi_F - \frac{Q_{B0}}{C_{ox}} - \frac{Q_{SS}}{C_{ox}} - \frac{Q_I}{C_{ox}}$

（衬偏效应系数, 体系数, body factor）


# 短沟效应

- 电荷共享  
栅下的部分区域空穴已被D-B pn结的电场所耗尽

$$|Q_B| \downarrow V_{T0} \downarrow$$

- 短沟效应：  
L减小，MOS效应影响的区域所占比例变小

$$V_{T0} \downarrow$$



## 漏端感应势垒降低 (Drain-Induced Barrier Lowering, DIBL)


- 增加 $V_{DS}$  会扩大漏端耗尽区, 导致 $V_{T0}$ 下降

$$V_{T0}' = V_{T0} - \eta V_{DS}$$


- $V_{DS}$ 的上限: 发生源漏穿通 (punch-through)  
源漏区短路, 发射流加大并以扩散形式到达漏端, 不受栅压控制  
(扩散电流密度由载流子的密度梯度决定的, 与电场强度无关, 所以不受栅电压控制。耗尽区内的载流子以扩散形式流动。)



# 阈值电压变化



阈值与沟道的关系 ( $V_{DS}$  较低时)



漏端感应势垒降低 (Drain-induced barrier lowering)  
( $L$  较短时)

# 小结

- 影响MOS管阈值的效应：
  - $V_{BS}$ : 体效应
  - $V_{DS}$ : 漏端感应源端势垒降低 (DIBL)
  - $L$ : 短沟效应
  - 温度: 功函数和费米电势都和温度有关
  - 工艺参数: 衬底掺杂浓度、表面电荷、注入电荷量.....


# MOS管的漏电流

## 5.

# 亚阈值漏电流 Subthreshold Leakage

$V_{GS} < V_T$ ,  $I_{DS} \neq 0$  (弱反型)

$$I_{DS} \sim I_0 \frac{W}{L} e^{\frac{qV_{GS}}{nkT}} = I_0 \frac{W}{L} 10^{\frac{V_{GS}}{S}}$$



$I_0$  是经验参数,

$k$  —— 玻尔兹曼常数

$T$  —— 温度 (开式)


$q$  —— 电子电量

$kT/q$  是热电压, 在 300K 下等于 26mV。

# 亚阈值漏电流

$$I_{DS} \sim I_0 \frac{W}{L} e^{\frac{qV_{GS}}{nkT}} = I_0 \frac{W}{L} 10^{\frac{V_{GS}}{S}}$$

n: 亚阈值栅耦合系数, 典型值  
1.2~1.5



$$S = n \left( \frac{kT}{q} \right) \ln(10)$$

表明电流下降10倍 $V_{GS}$ 的变化量

S的典型值:  
60 .. 100 mV/decade

理想器件应该有更小的S——  
 $V_{GS}$ 小于 $V_T$ 时电流能够随着  
 $V_{GS}$ 下降迅速减小到0.

# 亚阈值电流公式

$$I_{DS} = I_0 e^{\frac{V_{GS} - V_T}{nkT/q}} \left( 1 - e^{-\frac{V_{DS}}{kT/q}} \right) \quad n=1.4 \sim 1.5$$

$$I_0 \propto k' \frac{W}{L}$$


- 亚阈值电流随 $V_{GS}$ 升高指数增加
- 亚阈值电流随 $V_{DS}$ 增大而增加( $V_{DS}=0$ 时电流=0)

# 栅氧漏电流（Gate leakage）

原理：隧穿效应引起沟道中的载流子通过绝缘层形成栅和沟道间电流。

导通状态整个沟道面积都存在泄漏电流。（注：无沟道的区域不存在隧穿电流。）

PMOS大约比相应的NMOS的栅氧泄漏电流小一个数量级。



氧化层越薄，栅极漏电流越大（呈指数关系）；  
 $V_{GS}$ 越大，栅极漏电流越大

# 反偏pn结漏电流Reverse Biased Junction leakage


反偏pn结电流

$$I_{DI} = J_s A \left( e^{\frac{V_{BD}}{kT/q}} - 1 \right)$$

A:结面积

与漏区的面积、周长有关

$$J_s \sim 0.1-0.01 \text{ fA}/\mu\text{m}^2$$



电流的大小与结的掺杂浓度和反偏电压成指数关系。



## 栅极感应漏端漏电（ Gate-Induced Drain Leakage ， GIDL）

- 原因：


栅极和漏极之间的强电场引起价电子隧穿到导带流入漏极终端，产生的空穴流入衬底。  
（D-B电流）

条件：大的 $V_{DG}$ +薄氧化层


- 影响因素

- $I_d$ 随 $t_{ox}$ 减小而增大，
- $I_d$ 随 $V_{dg}$ 升高而增大

一般在 $pA/\mu m$ 量级



# 漏电流成分(小结)



# 6.

## 温度对MOS管的影响

# 温度对迁移率的影响

🔥 迁移率随温度升高而降低

$$\mu(T) = \mu(T_r) \left( \frac{T}{T_r} \right)^{-k_\mu}$$

$$k_\mu = 1.2 - 2.0$$

$T_r$ 是室温



# 阈值电压随温度的变化

## ❖ 阈值电压随温度升高而降低

- 功函数和费米电势都与温度有关

$$V_T(T) = V_T(T_r) - k_{vt}(T - T_r)$$

$$k_{vt} = 0.5 \sim 3.0 \text{ mV} / \text{K}$$

## ❖ 亚阈值漏电流


$$I_D = I_0 e^{\frac{V_{GS} - V_T(T_r) + k_{vt}(T - T_r)}{nkT/q}} \left( 1 - e^{-\frac{V_{DS}}{kT/q}} \right) = I_0 e^{\frac{-(k_{vt}T_r + V_T(T_r) - V_{GS})/T + k_{vt}}{nk/q}} \left( 1 - e^{-\frac{V_{DS}}{kT/q}} \right)$$

正数

指数项的影响更大

亚阈值电流随着T的升高而增大！

# 电流随温度的变化



导通时的电流随温度升高下降；截止时的漏电流随温度升高增加。



# 小结

🔥 温度对器件的影响：

温度升高导通电流减小、漏电流增大——高温条件下电路的性能会下降。

# 温度



## 影响温度的因素

- 晶体管的结温等于环境温度与电路封装中功耗引起的温升之和。
- 温升的大小取决于功耗和封装热阻的大小。
- 晶体管的结温有可能大大超过最高环境温度。

| 环境温度范围     |         |         |
|------------|---------|---------|
| Standard   | Minimum | Maximum |
| Commercial | 0°C     | 70°C    |
| Industrial | -40°C   | 85°C    |
| Military   | -55°C   | 125°C   |

a17

商用芯片应能在  
结温达到**125°C**的  
情况下工作。





# 第三章 逻辑门的静态特性

# 3.1 反相器的电压传输特性

## 3.1.1 电压传输特性

# 电压传输特性

- 静态特性是指逻辑门在输入信号维持稳定足够长时间后，电路达到**稳定状态时**的输出与输入之间的对应关系。
  - 电容元件电流为0，开路
  - 电感元件电压为0，短路
- 额定电压：节点电压经常不是离散的（在一定范围内连续值），数字电路中通过把额定电平和每个逻辑值相联系把电压值转变为一个离散变量。


$1 \Leftrightarrow V_{OH}$ (额定高电平)， $0 \Leftrightarrow V_{OL}$ (额定低电平)

# 电压传输特性曲线


- 电压传输特性（Voltage Transfer Characteristic, VTC）：静态下输入电压和输出电压间的关系（描述一个逻辑门的功能）。

$$V_{OH}=V_{DD}, V_{OL}=0$$

反相器理想VTC:




实际的反相器VTC:



# VTC的分析方法

- 电流方程





在静态情况下（稳定状态） $I_c=0$

$$I_p = I_n$$


$$I_{Dn} = -I_{Dp}$$

# PMOS 负载线

$$\begin{aligned} V_{in} &= V_{DD} + V_{GSp} \\ I_{Dn} &= -I_{Dp} \\ V_{out} &= V_{DD} + V_{DSp} \end{aligned}$$




# 电流 vs. $V_{out}$ , $V_{in}$






# 负载线分析

- 对于一个给定的 $V_{in}$ :
  - 画出  $I_{dsn}, I_{dsp}$  vs.  $V_{out}$
  - $V_{out}$  只能取  $|I_{DS}|$  相等时的值




# 负载线分析

- $V_{in} = 0$




# 负载线分析

- $V_{in} = 0.2V_{DD}$




# 负载线分析

- $V_{in} = 0.4V_{DD}$




# 负载线分析

- $V_{in} = 0.6V_{DD}$




# 负载线分析

- $V_{in} = 0.8V_{DD}$




# 负载线分析

- $V_{in} = V_{DD}$




# 负载线分析






# 工作区

| 工作区 | nMOS | pMOS |
|-----|------|------|
| A   | 截止   | 线性   |
| B   | 饱和   | 线性   |
| C   | 饱和   | 饱和   |
| D   | 线性   | 饱和   |
| E   | 线性   | 截止   |



# CMOS 反相器 VTC (短沟情形)

器件存在速度饱和时的  
VTC:



# 3.1 反相器的电压传输特性

## 3.1.2 开关阈值电压

# 开关阈值电压 $V_M$

在翻转区PMOS和NMOS器件同时处于（速度）饱和状态，使这两个器件的电流相同：

$$k_n V_{DSATn} (V_M - V_{Tn} - \frac{V_{DSATn}}{2}) + k_p V_{DSATp} (V_M - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2}) = 0$$


求解 $V_M$ 得：

$$V_M = \frac{\left( V_{Tn} + \frac{V_{DSATn}}{2} \right) + r \left( V_{DD} + V_{Tp} + \frac{V_{DSATp}}{2} \right)}{1 + r},$$

$$\text{其中 } r = \frac{k_p |V_{DSATp}|}{k_n V_{DSATn}} = \frac{W_p \mu_p C_{ox} |V_{DSATp}| / L}{W_n \mu_n C_{ox} V_{DSATn} / L} = \frac{W_p \mu_p \xi_{satp}}{W_n \mu_n \xi_{satn}} = \frac{v_{satp} W_p}{v_{satn} W_n}$$

$V_M$ 随着 $r$ 的增大而增大

# 开关阈值与PMOS-NMOS尺寸比



对于器件比值的变化不敏感；

改变比值使VTC的过渡区平移：

$W_p/W_n$  增大右移

$W_p/W_n$  减小左移

# 对称反相器

- 尺寸比: 
$$\frac{(W/L)_p}{(W/L)_n} = \frac{k'_n V_{DSATn} (V_M - V_{Tn} - V_{DSATn} / 2)}{k'_p V_{DSATp} (V_{DD} - V_M + V_{Tp} + V_{DSATp} / 2)}$$
- 对称反相器:  $V_M = V_{DD} / 2$ :

$$\frac{(W/L)_p}{(W/L)_n} = \frac{k'_n V_{DSATn} (V_{DD} / 2 - V_{Tn} - V_{DSATn} / 2)}{k'_p |V_{DSATp}| (V_{DD} / 2 + V_{Tp} + V_{DSATp} / 2)}$$


工业设计中 $W_p=2W_n$ ，可以节省面积，器件的二次效应（例如沟长调制和速度饱和）使这一比例更为合理。

## 3.2 噪声容限

### 3.2.1 单级噪声容限


# 数字集成电路中的噪声

噪声是叠加在节点额定电压上随机偏差，会使得数字电路节点上实际电压值偏离额定电平。








# 噪声下的CMOS反相器行为





第一级的输入由于噪声偏离额定电平



# 反相器链电压传输特性




# 信号再生过程



第一级的输入由于  
噪声偏离额定电平

# 不可再生逻辑门（反例）



# 噪声容限


- 单级噪声容限(SSNM):单级逻辑门在自身和后面各级都具有再生能力时所能承受的最大噪声。

- 只有第一级存在噪声时
- $V_{OL} < V_0 < V_M$ , 逻辑结果同  $V_0 = V_{OL}$ ;  
 $V_M < V_0 < V_{OH}$ , 逻辑结果同  $V_0 = V_{OH}$ 。



- $SSNM_H = V_{OH} - V_M$

$$SSNM_L = V_M - V_{OL}$$


对称反相器的噪声容限= $V_{DD}/2$ ,  
具有最大的最坏噪声容限。



# 反相器增益



# 反相器增益



更大的过渡区增益可以使信号更快的恢复额定摆幅。


开关阈值点增益：

$$g = -\frac{1}{I_D(V_M)} \frac{k_n V_{DSATn} + k_p V_{DSATp}}{\lambda_n - \lambda_p}$$
$$\approx \frac{1 + r}{(V_M - V_{Tn} - V_{DSATn}/2)(\lambda_n - \lambda_p)}$$

几乎完全取决于工艺参数。

# 电源电压对VTC的影响


降低电源电压，使VTC 特性改善；  
使延时增加





# 电源电压对VTC的影响（极低电压）

过低的电源电压（ $<0.1\text{V}$ 时）使VTC明显变差



# 电源电压对稳定性的影响

- 电源电压较低时，VTC 对器件参数的变化较为敏感
- 降低电源电压虽降低系统内部噪声（如串扰），但外部噪声并不改善。

## 温度对VTC的影响：

- 温度上升时， $V_{Tn} \downarrow$ ， $|V_{Tp}| \downarrow$ ，传输特性偏移。

## 3.2 噪声容限

### 3.2.2 多级噪声容限

# 噪声抑制



存在噪声 $v_n$ :  $V_{out}' = f(V_{in} + v_n)$

泰勒展开:  $V_{out}' = f(V_{in}) + v_n \frac{\partial V_{out}}{\partial V_{in}} + (v_n)^2 \frac{\partial^2 V_{out}}{\partial V_{in}^2} + \dots$


反相器  
增益

当  $\left| \frac{\partial V_{out}}{\partial V_{in}} \right| < 1$  噪声被削弱。


- 多级噪声容限：不只一级存在噪声源时，噪声在传输过程中可以被抑制的最大输入范围



# 电压值（连续）与数字信号（离散）间的映射



# 噪声容限的定义



## 3.2 噪声容限

### 3.2.3 小结




# 小结


- 噪声容限：逻辑门所能允许的输入信号偏离额定电平的最大范围
- 单级噪声容限：
  - 只考虑一级反相器的输入端存在噪声时，不会引起后级电路逻辑错误的最大偏差范围
  - 电路具有可再生性时，能够保证在输入电压偏差不越过 $V_M$ 的情况下，电路最终输出逻辑值正确
- 可再生性条件：额定电平附近VTC导数 $>-1$ ，开关阈值附近VTC导数 $<-1$ （过渡区）
- 多级噪声容限：考虑噪声不形成积累，即噪声幅度被衰减的条件下所确定的电路的工作点范围： $|g|<1$ 的区间

## 3.3 复杂逻辑门的静态特性

# 扇入和扇出



扇出  $N$





扇入  $M$


复杂逻辑门：扇入大于1的逻辑门

输入图形(input pattern)：n输入逻辑门的所有输入取值组成的一个n比特向量，  
每种输入图形对应一种输入情况。


# VTC 与输入图形有关




A、B同时变化，相当于A-B短接





A/B只有一个变化，另一个为1



$V_M$ 更大！



# VTC 与输入图形有关



□ 由于体效应( $\gamma$ )的作用 $M_2$  的阈值大于 $M_1$  的阈值。

$$V_{Tn1} = V_{Tn0}$$

$$V_{Tn2} = V_{Tn0} + \gamma(\sqrt{(|2\phi_F| + V_{int})} - \sqrt{|2\phi_F|})$$



噪声容限与输入图形有关，噪声发生在一个输入端上和发生在两个输入端上对应的噪声容限是不同的。

由于体效应的影响，**A**、**B**两个输入端的噪声容限不同。

# 小结

- 复杂逻辑门的静态特性与输入图形有关
- 复杂逻辑门的静态特性分析时要根据输入图形考虑上拉网络的等效晶体管尺寸和下拉网络的等效晶体管尺寸
- 由于体效应，串联晶体管的阈值电压不同，会引起不同输入端对应的噪声容限略有差异。

- 反相器的延时
- 复杂逻辑门的延时
- 逻辑门延时优化
- 逻辑路径延时优化

#### 第四章

# 数字集成电路的速度

# 反相器的延时




1

2

# CMOS反相器延时模型

1-1

# CMOS反相器




$t_p$ : 传播延时 (propagation delay)

$t_r/t_f$ : 翻转时间 (transition time)

# 一阶RC网络延时模型

CMOS数字电路中的逻辑门负载在绝大多数情况下是容性的。





$V_{in}$ 阶跃输入

$$V_{out}(t) = (1 - e^{-t/\tau})V$$

$$\tau = RC \quad \text{时间常数}$$



=



- a21** 导通的晶体管（上拉网络）可以等效成一个电阻，输入信号的跳变可以等效为一个阶跃输入。因此我们先从一个简单的一阶RC网络的阶跃响应开始分析，在此假设充电电阻是一个理想电阻——阻值是常数。
- adm, 2011/12/13



# 传播延时和翻转时间



$$V_{out}(t) = (1 - e^{-t/\tau})V$$

$$\tau = RC$$

阶跃输入下，一阶RC网络的传播延时和翻转时间：


$$t_p = \ln(2) \quad \tau = 0.69 RC$$

$$t_r = t_f = \ln(9) \quad \tau = 2.2 RC$$

RC值越小延时越短。

# CMOS反相器放电


阶跃输入



$$t_{pHL} = f(R_{on} \cdot C_L)$$
$$= 0.69 R_{on} C_L$$

# 电流源延时模型

阶跃输入



$$t_{pHL} = \frac{C_L V_{swing}/2}{I_{av}}$$


恒电流充放电模型

“驱动能力” ——  $I_{av}$  或  $1/R_{on}$

# 反相器的驱动电阻

1-2

# 导通电阻估计



## MOS管的导通电阻

$$R_{on} = \frac{V_{DS}}{I_{DS}} \quad \text{a20}$$

时变、非线性，

用一个常数线性电阻等效：在所关心的区域上的电阻的平均值。

$$R_{eq} = \text{average}_{t=t_1 \dots t_2} (R_{on}(t))$$

$$= \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} R_{on}(t) dt = \frac{1}{t_2 - t_1} \int_{t_1}^{t_2} \frac{V_{DS}(t)}{I_{DS}(t)} dt$$

$$\approx \frac{1}{2} (R_{on}(t_1) + R_{on}(t_2))$$

等效方法一


等效方法二

## 幻灯片 10

---

**a20**      假设导通电阻是一个常数线性电阻——在所关心的区域上的电阻的平均值。  
adm, 2011/12/13

# 充（放）电一个电容时的等效电阻



$$I_D = 0 \text{ for } V_{GT} \leq 0$$

$$I_D = k' \frac{W}{L} \left( V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \text{ for } V_{GT} \geq 0$$

$$\text{with } V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}),$$

$V_{DD} \gg V_{DSAT}$  速度饱和:  $I_{DSAT} = k' \frac{W}{L} \left[ (V_{DD} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2} \right]$

$$R_{eq} = \frac{1}{2} \left( \frac{V_{DD}}{I_{DSAT}(1 + \lambda V_{DD})} + \frac{V_{DD}/2}{I_{DSAT}(1 + \lambda V_{DD}/2)} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left( 1 - \frac{5}{6} \lambda V_{DD} \right) \quad \text{a19}$$

$$\Rightarrow t_{pHL} = 0.69 \frac{3}{4} \frac{C_L V_{DD}}{I_{DSATn}} = 0.52 \frac{C_L V_{DD}}{(W/L)_n k'_n V_{DSATn} (V_{DD} - V_{Tn} - V_{DSATn}/2)}$$

$R_{eq}$  与  $W/L$  成反比


## 幻灯片 11

---

**a19** VDD/2一点对应着传播延时的定义。  
adm, 2011/12/13



# 等效导通电阻与电源电压



电源电压下降至接近 $V_T$ 时电阻会急剧增加;

$V_{DD}$ 较小时,  $V_{DD}$ 影响较大;

$V_{DD} \gg V_T + V_{DSAT}/2$ 时,

$$\frac{V_{DD}}{I_{DSAT}} = \frac{V_{DD}}{\frac{W}{L} k' V_{DSAT} \left( V_{DD} - V_T - \frac{V_{DSAT}}{2} \right)}$$

$$\approx \frac{1}{\frac{W}{L} k' V_{DSAT}}$$


电阻与电压无关。

## 幻灯片 12


---

**a18** Req随着VDD的增大而减小，但是当 $V_{DD} \gg V_t + V_{DSAT}/2$ 时，Req的减小将非常有限  
adm, 2011/12/13

# 延时和 $V_{DD}$



# 门的等效电阻



$$t_p = (t_{pHL} + t_{pLH})/2$$
$$= 0.69 C_L \frac{(R_{eqn} + R_{eqp})}{2}$$


$R_{eq}$

逻辑门的输出等效电阻称为其驱动电阻。  
有时用上升和下降的驱动电阻的平均值  
来表征整个逻辑门的综合驱动能力。

# 反相器的负载电容

1-3

# 复习：MOS管电容模型



$$C_{GS} = C_{GCS} + C_{GSO};$$


$$C_{GD} = C_{GCD} + C_{GDO};$$

$$C_{GB} = C_{GCB};$$

$$C_{SB} = C_{Sdiff}; C_{DB} = C_{Ddiff}$$


# 负载电容估计

- 等效为单个电容： $C_L$   
在 $V_{out}$ 和GND之间




本征负载（电容） 外部负载（电容），扇出

|       |                     |
|-------|---------------------|
| 漏电容   | $C_{gd12}$          |
| 扩散电容  | $C_{db1} + C_{db2}$ |
| 连线电容  | $C_w$               |
| 扇出栅电容 | $C_{g3} + C_{g4}$   |




# 漏电容估算 (1)

- 漏端沟道电容



$$C_{GCDN}=0, C_{GCDP}=0$$



$$C_{GCDN} \text{ 可能为0或接近0, } C_{GCDP}=0$$




## 漏电容估算（2）

- 栅-漏耦合电容
  - $C_{gd} = C_{GDO} W$
  - $C_{GDO}$  ——单位沟道宽度对应的耦合电容

要考虑密勒效应！

# 密勒效应



(栅漏) 密勒电容

$$t_p = \frac{\Delta Q}{I} = \frac{C_{gd} \Delta V_{cap}}{I} = \frac{C_{gd} \cdot 2\Delta V}{I}$$

从输出端看， $V_{out}$ 只变化了 $\Delta V$   
对地等效的电容 $C_{eq}$ 有

$$\therefore t_p = \frac{C_{eq} \cdot \Delta V}{I} = \frac{C_{gd} \cdot 2\Delta V}{I}$$

$$\therefore C_{eq} = 2C_{gd}$$

# 漏电容估算（3）

- 扩散电容

- N管的漏区扩散电容+P管的漏区扩散电容

$$C_{dbn} = AD_1 C_{eqJn} + PD_1 C_{eqSWn}$$

$$C_{dbp} = AD_2 C_{eqJp} + PD_2 C_{eqSWp}$$

- 纳米工艺中， $C_{db}$ 以底板电容为主，在手工分析中可以假设有源区的延伸是一个常数，则扩散电容近似与**W**成正比。

在版图设计时应该重点减小晶体管的漏区面积和周长，因为漏区扩散电容会影响逻辑门的负载。

# 扇出栅电容估算


- 沟道电容

- 一个等于 $C_{ox}WL$ ；一个在 $C_{ox}WL$ 到 $2/3 C_{ox}WL$ 之间，近似为 $C_{ox}WL$ 成正比

- 覆盖电容

- 不存在密勒效应。


假设所有逻辑门在输入信号超过 $V_{DD}/2$ 之前输出都不会翻转，因此 $V_{out2}$ 在关注的时间内保持不变。



$$\begin{aligned} C_{fanout} &= C_{gate}(NMOS) + C_{gate}(PMOS) \\ &= ((C_{GSON} + C_{GDO_n})W_n + W_n L_n C_{ox}) + ((C_{GSOp} + C_{GDO_p})W_p + W_p L_p C_{ox}) \end{aligned}$$

# 负载电容

$$\begin{aligned}
 C_L &= C_{gd1} + C_{gd2} + C_{db1} + C_{db2} + C_{g3} + C_{g4} + C_w \\
 &= 2C_{GDO_n}W_1 + 2C_{GDO_p}W_2 + AD_1C_{eqJn} + PD_1C_{eqSWn} \\
 &\quad + AD_2C_{eqJp} + PD_2C_{eqSWp} + (C_{GDO_n} + C_{GSO_n})W_3 + C_{ox}W_3L_n \\
 &\quad + (C_{GDO_p} + C_{GSO_p})W_4 + C_{ox}W_4L_p + C_w
 \end{aligned}$$



- 负载电容主要和晶体管的尺寸和负载管的尺寸有关;

a32

- a32** 在手工分析中，做如下简化：1.忽略侧壁电容；2.假设有源区的延伸是一个常数，即底板电容与晶体管的沟道宽度 $W$ 成正比——总之，假设扩散电容也与 $W$ 成正比。
- adm, 2011/10/11

# 门延时的组成

$$t_p = 0.69R_{eq}(C_{int} + C_{ext})$$

$$= 0.69R_{eq}C_{int} + 0.69R_{eq}C_{ext}$$


$$= t_{p0} + t_{effort}$$

a15

本征延时

努力延时

与W成正比



- a15** 本征延时只与逻辑门自身的参数有关，和外部负载情况无关；努力延时与外部负载和逻辑门自身的驱动能力都有关。  
adm, 2011/12/13



本征延时只与逻辑门自身的参数有关，和外部负载情况无关；  
努力延时与外部负载和逻辑门自身的驱动能力都有关。

# 反相器延时的设计准则

1-3

# 反相器尺寸的设计

$$t_{pHL} = 0.69 R_{eqn} C_L$$


$$t_{pLH} = 0.69 R_{eqp} C_L$$

$$t_p = 0.69 (R_{eqn} + R_{eqp}) C_L / 2$$

改变任何一个晶体管的尺寸都会影响 $C_L$



如何确定不同传播延时的值？



a2

上升传播延时和下降传播延时分别由上拉网络导通电阻和下拉网络导通电阻决定，可以独立设计；

平均传播延时由上拉导通电阻和下拉导通电阻的平均值决定，反映了电路的综合性能，是一个人为定义的指标。实际电路的传播延时要么是 $t_{pHL}$ ,要么是 $t_{pLH}$ 。

对一个门而言，一般情况下，它的性能是由 $t_{pHL}$ 和 $t_{pLH}$ 的最大者决定的，因此逻辑门设计时通常使得 $t_{pHL}=t_{pLH}$ ,即使得 $R_{eqn}=R_{eqp}$


在不需要强调信号的翻转方向时一般采用（平均）传播延时 $t_p$ 来刻画电路延时。

adm,

# 反相器尺寸设计的考虑

- 上升传播延时和下降传播延时分别由上拉网络导通电阻和下拉网络导通电阻决定，可以独立设计；
- 对于一个门而言，一般情况下，它的性能是由 $t_{pHL}$ 和 $t_{pLH}$ 的最大者决定的，因此逻辑门设计时通常使得 $t_{pHL}=t_{pLH}$ ，即使得 $R_{eqn}=R_{eqp}$ 。
- 在不需要强调信号的翻转方向时一般采用（平均）传播延时 $t_p$ 来刻画电路延时。

# 尺寸比例的优化



a30


平均传播延时由上拉导通电阻和下拉导通电阻的平均值决定，反映了电路的综合性能，是一个人为定义的指标。实际电路的传播延时要么是 $t_{pHL}$ ,要么是 $t_{pLH}$ 。

对一个门而言，一般情况下，它的性能是由 $t_{pHL}$ 和 $t_{pLH}$ 的最大者决定的，因此逻辑门设计时通常使得 $t_{pHL}=t_{pLH}$ ,即使得 $R_{eqn}=R_{eqp}$

在不需要强调信号的翻转方向时一般采用（平均）传播延时 $t_p$ 来刻画电路延时。

adm, 2013/9/28

# 反相器尺寸的设计



$$t_{pHL} = t_{pLH} \Leftrightarrow R_{eqn} = R_{eqp}$$

$$I_{DSATn} = I_{DSATp}$$

$$\mu_n C_{ox} \left( \frac{W}{L} \right)_n V_{DSATn} (V_{DD} - V_{Tn} - V_{DSATn} / 2) = \mu_p C_{ox} \left( \frac{W}{L} \right)_p V_{DSATp} (V_{DD} - V_{Tp} - V_{DSATp} / 2)$$

假设  $V_{Tn} = V_{Tp}$ ,  $V_{DSATn} = V_{DSATp}$ , 有

$$\mu_n \left( \frac{W}{L} \right)_n = \mu_p \left( \frac{W}{L} \right)_p \Leftrightarrow \left( \frac{W}{L} \right)_p : \left( \frac{W}{L} \right)_n = \mu_n : \mu_p$$

现代工艺中，实际的PMOS/NMOS比值通常取2（略小于电子和空穴的迁移率之比），本课程中如无特殊说明，对称反相器的 $W_p:W_n=2$



# 小结

- 计算反相器延时时，将它等效为一个一阶RC网络的充放电过程
- 阶跃输入下的反相器传播延时等于 $0.69RC$
- 晶体管的等效导通电阻与 $W/L$ 成反比，随 $V_{DD}$ 升高而降低
- 反相器负载电容包括本征电容和外部负载电容，分别对应本级的两个晶体管的漏端对地电容和后面逻辑门的输入晶体管栅电容与互连线电容
- 反相器设计时一般采用对称设计——上拉网络和下拉网络具有相同的驱动能力


2

# 复杂逻辑门的延时模型

2-1


# 复杂逻辑门驱动电阻

# 并联MOS管的等效电阻




- 并联MOS管 $A=B=0$ 时总的等效电阻相当于两个晶体管的等效导通电阻并联
- 等效导通电阻与输入向量有关

# 串联MOS管的等效电阻



- 等效导通电阻等于两个晶体管的等效导通电阻串联
- 近似：两个相同的晶体管的导通电阻相同

# 输入图形影响门的延时



❗ 延时依赖于输入图形

❗ NAND门上升延时

- 全部输入变低
  - 延时 =  $0.69 (R_p/2) C_L$
- 一个输入变低
  - 延时 =  $0.69 R_p C_L$

❗ NAND门下降延时



- 全部输入变高
  - 延时 =  $0.69 (2R_n) C_L$

# 复杂门晶体管尺寸的确定

- ❖ 反相器中：我们以使得不同翻转方向的最大延时最小为标准，设计对称反相器，即使得上升延时=下降延时。
- ❖ 复杂逻辑门：采用同样的标准，则应使各种情况下的最坏延时相同，即

$$\text{最大上升延时} = \text{最大下降延时}$$



# 对称设计的晶体管尺寸






## 对称设计的晶体管尺寸

上升下降（最大）LX1 延时相同



# 复杂逻辑门的晶体管尺寸确定



两套尺寸的最大上拉电阻相等:

$$R/2 + R/4 + R/4 = R$$

$$R/3 * 3 = R$$

但绿色尺寸的总面积更小。

$$OUT = \overline{D + A \cdot (B + C)}$$



# 尺寸确定原则

1. 找到网络中最长的串联路径，如果路径上串联晶体管数目为 $n$ ，则尺寸相对于对称反相器放大 $n$ 倍。
2. 并联的两路晶体管的等效导通电阻相等。

# 尺寸设计练习



AOI21  

$$Y = \overline{A \cdot B + C}$$





AOI22  

$$Y = \overline{A \cdot B + C \cdot D}$$



Complex AOI  


$$Y = \overline{A \cdot (B + C) + D \cdot E}$$




2-2

## 考虑内部节点的延时模型

# 复杂逻辑门的传播延时



# RC树的延时



• **路径电阻**：源点和任何节点*i*之间存在一条唯一的电阻路径，路径总电阻 $R_{ij}$

• **共享路径电阻**：

$$R_{ik} = \sum R_j \Rightarrow (R_j \in [path(s \rightarrow i) \cap path(s \rightarrow k)])$$


1. 仅一个输入节点；
2. 所有电容都是对地电容；
3. 无电阻回路。

**Elmore延时近似源点到*i*点的时间常数：**

N个节点电容的初态都是 $V_{DD}$ ， $t=0$ 时在节点s上加一个1-0阶跃输入。节点*i*处的Elmore延时等于：

$$\tau_{Di} = \sum_{k=1}^N C_k R_{ik}$$


# RC链的Elmore 延时



$$\begin{aligned}\tau &= \sum_{i=1}^N C_i \left( \sum_{j=1}^i R_j \right) = \sum_i^N C_i R_{ii} = \sum_i^N c \cdot i \cdot r \\ &= rc \frac{N(N+1)}{2} = RC \frac{N+1}{2N} \quad \sim O(N^2)\end{aligned}$$




# 复杂门的电容估计



$$C_L = C_{db2} + C_{db3} + C_{db4} + 2C_{gd2} + 2C_{gd3} + 2C_{gd4} + C_{ext}$$


# 复杂门的电容估计



$$C_L = C_{db2} + C_{db3} + C_{db4} + 2C_{gd2} + 2C_{gd3} + 2C_{gd4} + C_{ext}$$



$C_{gd}$  要考虑密勒效应

# 复杂门的电容估计



$$C_{int} = C_{db1} + C_{s2} + 2C_{gd1} + 2C_{gs2}$$

# 考虑扇入对延时的影响



分布 RC模型 (Elmore<sup>a11</sup> 延时)

$$t_{pHL} = 0.69[R_1C_1 + (R_1 + R_2)C_2 + (R_1 + R_2 + R_3)C_3 + (R_1 + R_2 + R_3 + R_4)C_L]$$

注意：Elmore公式的前提是所有电容初始电荷都等于 $V_{DD}$

**a11** While output capacitance makes full swing transition (from VDD to 0), internal nodes only transition from VDD- $V_{Tn}$  to GND

C1, C2, C3 on the order of 0.85 fF for W/L of 0.5/0.25 NMOS and 0.375/0.25 PMOS

CL of 3.2 fF with no output load (all diffusion capacitance – intrinsic capacitance of the gate itself).

To give a 80.3 psec tpHL (simulated as 86 psec)

adm, 2011/12/13

对于2管堆叠的情况可以忽略内部节点电容对延时的影响；  
但是当堆叠晶体管数增加时就必须考虑分布电容的影响了；  
在电路设计中要避免使用大扇入( $>4$ ) 逻辑门。

# 电容的手工分析简化模型

1. 侧壁电容可以忽略，并假设所有晶体管的有源区 $L_{a29}$ 方向的宽度相同，因此近似认为**扩散区电容与 $W$ 成正比**。
2. 相同尺寸的NMOS和PMOS的寄生电容相同。
3. 串联晶体管间的内部节点电容不考虑沟道电容（ $C_{gcs}$ ），假设串联晶体管之间的有源区共享，**扩散区电容相当于一个晶体管的扩散区电容**。
4. 并联晶体管间或不同类型的晶体管间有源区不共享，总的扩散区电容等于两部分电容之和。
5. 对于2管堆叠的情况可以忽略内部节点电容对延时的影响；但是当堆叠晶体管数增加时就必须考虑分布电容的影响了。

- a29** 在本课程当中采用上述近似和假设进行电路性能的手工分析。在需要精确分析时要借助SPICE模型和工具、根据具体的版图信息进行。
- adm, 2011/12/13




# 本征延时与扇入的关系

n扇入NAND门：NMOS尺寸是标准反相器的n倍—— $R_{eq} \sim 1/n$ ，PMOS尺寸与标准反相器相同，单位尺寸NMOS管等效导通电阻为 $R_i$ 。

$$\begin{aligned} t_{pLH} &= 0.69R_i \cdot (nC_{dp} + C_{dn}) \\ &= 0.69R_i \cdot (n \cdot 2C + nC) \\ &= n \cdot 0.69R_i \cdot 3C \end{aligned}$$

$$\begin{aligned} t_{pHL} &= 0.69 \frac{R_i}{n} \cdot (C_1 + 2C_2 + \dots + (n-1)C_{n-1} + nC_L) \\ &= 0.69 \frac{R_i}{n} \cdot (nC + 2nC + \dots + (n-1)nC + n \cdot (3nC)) \\ &= 0.69R_i \left( \frac{n^2}{2} + \frac{5}{2}n \right) C \end{aligned}$$




# 本征延时与扇入的关系


$$t_{pLH} = n \cdot 0.69R_i \cdot 3C$$

$$t_{pHL} = 0.69R_i \left( \frac{n^2}{2} + \frac{5}{2}n \right) C$$

$$t_p = \frac{1}{2}(t_{pLH} + t_{pHL}) = \frac{1}{2} \left[ n \cdot 0.69R_i \cdot 3C + 0.69R_i \left( \frac{n^2}{2} + \frac{5}{2}n \right) C \right]$$





# 本征延时与扇入的关系



$$t_p = a_1 FI + a_2 FI^2 + a_3 FO$$

应避免一个门的扇入超过4。

# 延时与输入图形的关系



180nm 工艺  
NAND2门



**LI X.Y.1** Li Xiangyu, 2018/9/24

**LI X.Y.2** out上升情况: AB同时导通比一个管子导通快; A和B只有一个1->0时, A=1下拉网络的中间节点电容也要被充电, 所以A=1,B=1->0的延时比B=1,A变化的情况大。  
out下降的情况: B=1, A变化, 下拉网络中内部节点的电容已经被放电, 所以延时比B=0->1时小。  
AB同时变化需要A、B管都打开才开始放电, 而A=1, B=0-1只需要打开B管即开始放电, 由于体效应, A管的VT大于B管的VT, 所以AB同时0-1延时最大。

Conclusions: Estimates of delay can be fairly complex – have to consider internal node capacitances and the data patterns.

Li Xiangyu, 2018/9/24

# 延时与输入图形的关系





**LI X.Y.1** Li Xiangyu, 2018/9/24

**LI X.Y.2** out上升情况: AB同时导通比一个管子导通快; A和B只有一个1->0时, A=1下拉网络的中间节点电容也要被充电, 所以A=1,B=1->0的延时比B=1,A变化的情况大。  
out下降的情况: B=1, A变化, 下拉网络中内部节点的电容已经被放电, 所以延时比B=0->1时小。  
AB同时变化需要A、B管都打开才开始放电, 而A=1, B=0-1只需要打开B管即开始放电, 由于体效应, A管的VT大于B管的VT, 所以AB同时0-1延时最大。

Conclusions: Estimates of delay can be fairly complex – have to consider internal node capacitances and the data patterns.

Li Xiangyu, 2018/9/24


# 延时与输入图形的关系





**LI X.Y.3** 下降时的最坏情况是 $A=B=0 \rightarrow 1$ 且内部节点为高电平  
Li Xiangyu, 2018/9/24

# 延时与输入图形的关系




**LI X.Y.1** Li Xiangyu, 2018/9/24

**LI X.Y.2** out上升情况: AB同时导通比一个管子导通快; A和B只有一个1->0时, A=1下拉网络的中间节点电容也要被充电, 所以A=1,B=1->0的延时比B=1,A变化的情况大。  
out下降的情况: B=1, A变化, 下拉网络中内部节点的电容已经被放电, 所以延时比B=0->1时小。  
AB同时变化需要A、B管都打开才开始放电, 而A=1, B=0-1只需要打开B管即开始放电, 由于体效应, A管的VT大于B管的VT, 所以AB同时0-1延时最大。


Conclusions: Estimates of delay can be fairly complex – have to consider internal node capacitances and the data patterns.

Li Xiangyu, 2018/9/24

# 延时与输入图形的关系



当输入超过 $V_{TA}(> V_{TB})$ 才导通



当输入超过 $V_{TB}$ 才导通

**LI X.Y.1** Li Xiangyu, 2018/9/24

**LI X.Y.2** out上升情况: AB同时导通比一个管子导通快; A和B只有一个1->0时, A=1下拉网络的中间节点电容也要被充电, 所以A=1,B=1->0的延时比B=1,A变化的情况大。  
out下降的情况: B=1, A变化, 下拉网络中内部节点的电容已经被放电, 所以延时比B=0->1时小。  
AB同时变化需要A、B管都打开才开始放电, 而A=1, B=0-1只需要打开B管即开始放电, 由于体效应, A管的VT大于B管的VT, 所以AB同时0-1延时最大。

Conclusions: Estimates of delay can be fairly complex – have to consider internal node capacitances and the data patterns.

Li Xiangyu, 2018/9/24

# 精确分析逻辑门时序时应当考虑

1. 充放电的等效电阻是多少？
2. 内部节点的电容如何充放电？
3. 串联管子中哪个阈值电压较高？
4. 必要时采用Elmore延时公式

补充：内部节点电容的初始状态会对传播延时产生影响。

复杂逻辑门的延时计算非常复杂，模拟中必须小心模拟最坏情形，还必须考虑内部节点的状态

2-3

# 逻辑门延时模型

# 一阶手工分析模型

设计阶段进行简单的手工分析时，只考虑一阶近似

- ❖ 忽略输入信号翻转时间对延时的影响（阶跃响应）
- ❖ 对于低扇入逻辑门忽略内部节点电容的影响，采用集总模型——只考虑输出节点处的电容
- ❖ 假设所有相同尺寸的晶体管具有相同的 $R_{eq}$ ， $R_{eq}$ 和 $W/L$ 成反比，输入电容与扩散区电容和 $W$ 成正比，且单位尺寸的n管和p管的电容相等。




# 真实逻辑门延时与设计工具采用的延时模型

## ✿ 与手工分析模型相比：

- 逻辑门的延时与输入信号的翻转时间有关（输入信号并非阶跃输入）；
- 逻辑门的延时与输入信号翻转时间和负载电容之间不是线性关系；

## ✿ 自动化设计工具进行逻辑门延时计算的常用模型是“非线性延时模式”（NLDM, Non-Linear Delay Model）




输入信号翻转时间对传播延时的影响

# 非线性延时模型 (NLDM)

a8

$$t_p = f1(\text{transition\_time}_{in}, \text{load})$$

$$\text{transition\_time}_{out} = f2(\text{transition\_time}_{in}, \text{load})$$



- a8** NLDM方法使用各种输入翻转时间和输出负载电容情况下的延时值表来表征单元的延时，表中的延时值通过电路模拟器获得。如图所示，x轴和y轴分别代表输入信号的翻转时间和输出端的负载电容，z轴是传播延时，x-y平面中的每个格点对应一种情况，对应地在三维空间中有一个点，这些点就组成了库中的一个表。如果输入翻转和负载电容的取值刚好落在x-y平面中的一个方格内，就是用插值技术来计算它的延时值，相应的延时利用数值方法由周围的四个点的值来确定。当任何参数落在表格之外时，则使用外推技术推算所得的延时。


adm, 2011/12/13

# 非线性延时模型 (NLDM)

a8

$$t_p = f_1(\text{transition\_time}_{in}, \text{load})$$

$$\text{transition\_time}_{out} = f_2(\text{transition\_time}_{in}, \text{load})$$



- a8** NLDM方法使用各种输入翻转时间和输出负载电容情况下的延时值表来表征单元的延时，表中的延时值通过电路模拟器获得。如图所示，x轴和y轴分别代表输入信号的翻转时间和输出端的负载电容，z轴是传播延时，x-y平面中的每个格点对应一种情况，对应地在三维空间中有一个点，这些点就组成了库中的一个表。如果输入翻转和负载电容的取值刚好落在x-y平面中的一个方格内，就是用插值技术来计算它的延时值，相应的延时利用数值方法由周围的四个点的值来确定。当任何参数落在表格之外时，则使用外推技术推算所得的延时。

adm, 2011/12/13




4

# CMOS逻辑门的延时特性

## 4.4.1 本征延时

# 尺寸系数

**尺寸系数S**：逻辑门晶体管尺寸（W/L）相对于单位尺寸（具有与参考反相器相同的驱动能力）的比例。





# 本征延时的性质

a7

$$\therefore t_{p0} = 0.69 R_{eq} C_{int}$$

$$R_{eq} \propto 1/S, C_{int} \propto S$$

$$\therefore t_{p0} = 0.69 R_{eq} C_{int} = 0.69 \frac{R_{equ}}{S} \cdot S C_{intu} \equiv 0.69 R_{equ} C_{intu}$$

给定逻辑门的本征延时是一个常数，不随逻辑门的尺寸而改变。

增大逻辑门的尺寸在减小驱动电阻的同时却增大了本征电容，因此不能减小逻辑门的本征延时。

## 幻灯片 4

---

**a7**


相同类型逻辑门的各个晶体管间的尺寸比例是固定的，改变逻辑门尺寸时往往同时等比例的放大/缩小，因此，引入尺寸系数 $S$ 。  
adm, 2011/12/13

# 不同逻辑门的本征延时


🔥 本征延时由单位尺寸时逻辑门的输出电阻和本征电容决定。

🔥 不同逻辑门的本征延时不同。


$R_u$ : 单位尺寸NMOS的导通电阻  
 $C_u$ : 单位尺寸MOS管的本征电容



$$t_{p0} = 0.69 R_u 3 C_u$$



$$t_{p0} = 0.69 R_u 6 C_u$$



$$t_{p0} = 0.69 R_u 6 C_u$$

# 归一化本征延时 (p)


意义：归一化后消除了工艺因素的影响（与 $R_u C_u$ 的具体数值无关，仅反映逻辑门结构的因素）

$$p = \frac{t_{p0gate}}{t_{p0inv}} = \frac{R_{eq} C_{int}}{R_{eqinv} C_{intinv}}$$


计算：

- 相同驱动能力下的本征电容之比。


# 不同逻辑门的归一化本征延时



$$p=1$$



$$p=0.69R_u6C_u/(0.69R_u3C_u) \\ =2$$




$$p=0.69R_u6C_u/(0.69R_u3C_u) \\ =2$$


# p的计算

等效输出电阻相同


参考反相器 a31



$$p=1$$



$$p=6/3=2$$



$$p=6/3=2$$

## 幻灯片 8

---

**a31**

一般为最小尺寸反相器

adm, 2011/10/11

## 4.4.2 努力延时



# 逻辑门的延时

## 🔥 逻辑门的传播延时

$$t_p = 0.69R_d(C_{int} + C_{ext}) = \boxed{t_{p0}} + \boxed{t_{effort}}$$

本征延时    努力延时

## 🔥 本征延时：

与逻辑门的尺寸（S）无关

## 🔥 努力延时：

$$t_{effort} = 0.69R_u C_{ext} / S$$

$C_{int}$ ——本征电容

$C_{ext}$ ——外部负载电容


$R_d$ ——等效输出电阻

$R_u$ ——单位尺寸逻辑门的等效输出电阻

$S$ ——尺寸系数

# 问题：

从提高速度出发，应该如何确定逻辑门的尺寸？



$$\begin{aligned} t_p &= t_{p01} + 0.69R_{d1}C_{g2} + t_{p02} + 0.69R_{d2}C_L \\ &= t_{p01} + 0.69R_{d1}C_{gu2}S_2 + t_{p02} + 0.69R_{u2}C_L / S_2 \end{aligned}$$

# 本征时间常量

$$t_p = t_{p01} + 0.69R_{d1}C_{gu2}S_2 + t_{p02} + 0.69R_{u2}C_L / S_2$$

当两级门的努力延时相等时 $t_p$ 取最小值，对应的


$$S_{2opt}^2 = \frac{R_{u2}C_L}{R_{d1}C_{gu2}} \quad t_{pmin} = t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{gu2}R_{u2}C_L}$$
$$= t_{p01} + t_{p02} + 2 \times 0.69 \sqrt{R_{d1}C_{g2}R_{d2}C_L}$$

$$R_d C_g = \frac{R_u}{S} S C_{gu} = R_u C_{gu} \triangleq \tau \quad \text{本征时间常量}$$


$R_u$ 和 $C_{gu}$ 是逻辑门自身的属性，由电路结构、工艺参数决定。

# 不同逻辑门的本征时间常量

对称反相器(PMOS和NMOS的尺寸比等于2)



NAND2门



(近似认为 $C_{ugn} = C_{ugp} = C_{gu}$ )

$$\tau_{inv} = R_u (C_{ugn} + 2C_{ugp}) = 3R_u C_{gu}$$

$$\tau_{nand2A} = \tau_{nand2B} = R_u (2C_{ugn} + 2C_{ugp}) = 4R_u C_{gu}$$

# 逻辑努力

$$\text{逻辑努力} = \frac{\text{逻辑门的本征时间常量}}{\text{对称反相器的本征时间常量}}$$

(*logical effort*)

通常用g表示:  $g = \frac{\tau_{gate}}{\tau_{inv}} = \frac{R_{dgate} C_{ggate}}{R_{dinv} C_{ginv}}$

上拉输出电阻对应的逻辑努力称为上拉逻辑努力;


下拉输出电阻对应的逻辑努力称为下拉逻辑努力;

每个逻辑门的输入端有自己对应的上拉逻辑努力和下拉逻辑努力。


# 不同逻辑门的逻辑努力

对称反相器(PMOS和NMOS的尺寸比等于2)

参考反相器



NAND2门



等效输出电阻相同

$$g=3/3=1$$

$$g=4/3$$

$$\tau_{inv} = R_u (C_{ugn} + 2C_{ugp}) = 3R_u \underline{C_{gu}}$$

$$\tau_{nand2A} = \tau_{nand2B} = R_u (2C_{gun} + 2C_{ugp}) = 4R_u \underline{C_{gu}}$$

# 逻辑努力的含义

- ✿ 等效输出电阻体现驱动能力；输入电容是对前级电路的负载，本征时间常量反映了二者之间的关联关系。
- ✿ 逻辑努力是消除了工艺因素后的相对的本征时间常量。
- ✿ 逻辑努力的物理意义：表征不同逻辑门结构的驱动能力和产生的负载效应间的关系。
  - 单位驱动能力对应的负载效应的（相对于反相器）大小
  - 单位输入电容对应的驱动能力的（相对于反相器）大小

# 努力延时与逻辑努力

$$t_{effort} = 0.69 R_d C_{ext} = 0.69 \frac{R_d C_g C_{ext}}{C_g} = 0.69 \tau \frac{C_{ext}}{C_g}$$

$$\frac{C_{ext}}{C_g} \triangleq f \quad \text{——等效扇出（电气努力），简称为扇出}$$

$$t_{effort} = 0.69 \tau f$$

设参考反相器的本征延时： $t_{p0} = 0.69 R_{dinv} C_{intinv}$

$$t_{effort} = 0.69 \tau f = 0.69 \frac{\tau}{t_{p0}} t_{p0} f = t_{p0} \times \frac{\tau}{R_{dinv} C_{intinv}} f$$

$$= t_{p0} \times \frac{\tau C_{ginv}}{R_{dinv} C_{ginv} C_{intinv}} f = t_{p0} \times \frac{\tau}{\tau_{inv}} \frac{C_{ginv}}{C_{intinv}} f$$

$$= t_{p0} \times g \frac{f}{\gamma}$$

$\tau_{inv}$

$$\gamma \triangleq \frac{C_{intinv}}{C_{ginv}}$$

自载系数（与工艺和版图有关），典型值=1。




# 归一化门延时

$$\begin{aligned} t_{pgate} &= p t_{p0} + g \frac{f}{\gamma} t_{p0} \\ &= t_{p0} \left( p + g \frac{f}{\gamma} \right) \end{aligned}$$

归一化门延时:  $d = p + h/\gamma = p + g f/\gamma$

门努力(*gate effort*)

# 归一化门延时



# 逻辑努力的意义

## 含义：

- 表示某种逻辑门在负载效应和驱动能力的比值上与反相器之间的差异；
- 是门努力对等效扇出的敏感程度。
- 影响整个逻辑路径的最小传播延时；

## 性质：


- 与逻辑门的尺寸、工艺参数、版图情况无关
- 只与逻辑门的拓扑结构有关  
——可以作为逻辑门性能优劣的评价指标。

 逻辑努力越小越好。


# 逻辑努力的计算

- 第一步：设计晶体管尺寸，使逻辑门的驱动能力（通常考虑最坏情况）与参考反相器相同；
- 第二步：计算输入电容与参考反相器的输入电容之比。


对称反相器(PMOS和NMOS的尺寸比等于2)



NAND2门




NOR2门



# 逻辑努力计算举例

$$\text{AOI21} \\ Y = \overline{A \cdot B + C}$$





$$g_A = 6/3$$

$$g_B = 6/3$$

$$g_C = 5/3$$

$$p = 7/3$$

$$\text{AOI22} \\ Y = \overline{A \cdot B + C \cdot D}$$



$$g_A = 6/3$$

$$g_B = 6/3$$

$$g_C = 6/3$$

$$g_D = 6/3$$


$$p = 12/3$$

# 小结

- ❖ 逻辑电路性能优化要在本级的努力延时（性能）与前一级的努力延时（代价）之间寻求平衡。
- ❖ 不同结构的逻辑门在性能方面具有不同的“性价比”。
- ❖ 逻辑努力是逻辑门性价比的指标，它与工艺、尺寸因素无关，完全取决于电路结构。
- ❖ 复杂逻辑门往往具有更大的逻辑努力。

## 4.5.1 关键路径


# 关键路径



- 时序路径：两级寄存器间的信号传输路径，
  - 起点：时钟信号、原始输入
  - 终点：时序单元的数据输入端、原始输出
- 时序路径由时序弧组成
  - 逻辑门时序弧
  - 互连线时序弧
- 时钟频率由路径延时最长的时序路径决定（关键路径）
- 一个组合逻辑块中的延时最长的路径是其关键路径



# 关键路径的计算



关键路径

时序路径A-C: a1~a5;

路径A-C (B=1)

$$t_{pA\uparrow} = t_{a1\uparrow} + t_{a2\downarrow} + t_{a3} + t_{a4\uparrow} + t_{a5}$$

$$t_{pA\downarrow} = t_{a1\downarrow} + t_{a2\uparrow} + t_{a3} + t_{a4\downarrow} + t_{a5}$$

B=0时C=1, 延时=0

- 时序弧延时和信号翻转方向有关, 不同方向取值可能存在差别

- 时序路径延时和输入图形有关

- 所有情况下延时最长的路径为关键路径

时序路径B-C: b1-b2-a5

路径B-C (A=0)

$$t_{pB\uparrow} = t_{b1\uparrow} + t_{b2\downarrow} + t_{a5\downarrow}$$

$$t_{pB\downarrow} = t_{b1\downarrow} + t_{b2\uparrow} + t_{a5\uparrow}$$

A=1时C=1, 延时=0

# 结论

- ❖ 组合逻辑电路的性能优化是对一条条逻辑路径的优化。
- ❖ 电路优化时不需要对每一个逻辑路径和每一个逻辑门都进行优化，关键在于优化关键路径。
- ❖ 逻辑的延时与输入图形有关，关键路径只有在特定的输入图形下才被激活。



## 4.5.2 逻辑路径优化的尺寸优化

### **4.5.2.1 固定级数时的逻辑路径的尺寸优化**

# 逻辑路径的延时模型

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N (p_i + g_i \cdot f_i / \gamma) = \sum_{i=1}^N (p_i + h_i / \gamma)$$

第*i*级的努力:  $h_i = g_i f_i$

路径电气努力:  $F = C_L / C_{g1} \quad \prod_{i=1}^N f_i = \frac{C_{g2}}{C_{g1}} \cdot \frac{C_{g3}}{C_{g2}} \cdot \dots \cdot \frac{C_L}{C_{gN}} = \frac{C_L}{C_{g1}} \equiv F$

路径逻辑努力:  $G = g_1 g_2 \dots g_N$

路径努力:

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GF$$

# 尺寸优化问题

设每级逻辑门的尺寸系数为 $s_i$ , 优化 $s_i$ 使得 $D$ 最小:


$$D = \sum_{i=1}^N \left( \underbrace{p_i}_{\text{与 } s_i \text{ 无关}} + \underbrace{h_i / \gamma}_{\text{与 } s_i \text{ 有关}} \right) \quad H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \underbrace{GF}_{\text{常数}}$$

最小延时条件:  $h_1 = h_2 = \dots = h_N = h$

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \quad f_i = h / g_i$$

$$\text{或 } t_{p\min} = t_{p0} \left( \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right)$$

# 反相器链的优化



$$g_i = 1, i = 1, 2, \dots, N, f_i = F^{1/N}$$

每级放大 $f$ ，具有相同的等效扇出 $f$ : a6

$$C_{gin,j} = \sqrt{C_{gin,j-1} C_{gin,j+1}}$$

反相器链最小延时:

$$t_p = N t_{p0} \left( 1 + \sqrt[N]{F} / \gamma \right)$$

## 幻灯片 33

---

**a6**


——每级尺寸是它相邻两个反相器尺寸的几何平均数,  
adm, 2011/12/13

# 分支努力

$$f = \frac{C_{on-path} + C_{off-path}}{C_{gin}}$$

分支努力:

$$b = \frac{C_{on-path} + C_{off-path}}{C_{on-path}}$$



$$\frac{f}{b} = \frac{C_{on-path}}{C_{gin}}$$

$$F = \prod_1^N \frac{f_i}{b_i}$$



# 存在分支的路径延时

N级逻辑门组成的逻辑路径（归一化）延时：

$$D = \sum_{i=1}^N \left( p_i + \frac{g_i \cdot f_i}{\gamma} \right)$$

第*i*级的努力:  $h_i = g_i f_i$

路径电气努力:  $F = C_L / C_{g1}$

$$F = \prod_1^N \frac{f_i}{b_i} = \frac{\prod_1^N f_i}{B}$$

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \textcolor{red}{GFB}$$

# 小结

✿ 当逻辑路径中的各级逻辑门具有相同的门努力时，路径的总延时达到最小值；

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = \textcolor{red}{GFB}$$

$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

$$\text{或 } t_{p\min} = t_{p0} \left( \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right)$$

## 小结（续）

- ❖ 对于相同类型的逻辑门（如反相器链），每一级逻辑门的尺寸放大相同的倍数。
- ❖ 分支的存在增大了总路径努力H
- ❖ 在最优条件下：
  - 外部的总负载被均匀地分摊在各级电路上
  - $g$ 大的门具有较小的扇出
  - 路径的最小延时与各级门的本征延时之和、路径电气努力、路径逻辑努力和分支努力相关。



## 4.5.2 逻辑路径优化的尺寸优化

### **4.5.2.2 级数可变时逻辑路径的尺寸优化**


$$\hat{D} = \sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma}$$

N有最优值

# 反相器链的最优级数

对于给定负载,  $C_L$  和给定的输入电容  $C_{in}$   
寻找最优的级数 (最优级比  $f$ )

反相器链: 
$$D = N \left( F^{1/N} / \gamma + 1 \right)$$


$$\frac{\partial D}{\partial N} = \gamma + \sqrt[N]{F} - \frac{\sqrt[N]{F} \ln F}{N} = 0$$

$$\Leftrightarrow f = \exp(1 + \gamma / f) \quad (\text{超越方程})$$

# 最优等效扇出 $f$

最优的等效扇出  $f$  与反相器链中的自载系数  $\gamma$  的关系：

$$f = \exp(1 + \gamma / f)$$




For  $\gamma = 0$ ,  $f = e$ ,  
 $N = \ln F$   
For  $\gamma = 1$ ,  $f_{opt} = 3.6$

数值解

# $f$ 对 $t_p$ 的影响





典型自载情况： $\gamma=1$



$f$  大于最优值并不会过多的影响延时，但能减少所要求的缓冲器级数和实现面积。通常 $f = 4$ 。



# 缓冲器设计

|                                                                                      | N | f   | $t_p$ | a27 |
|--------------------------------------------------------------------------------------|---|-----|-------|-----|
|    | 1 | 64  | 65    |     |
|    | 2 | 8   | 18    |     |
|   | 3 | 4   | 15    |     |
|  | 4 | 2.8 | 15.3  |     |

## 幻灯片 6

---

**a27**

对于路径负载较大的情况，可以通过在路径中插入缓冲器来提高延时、减小功耗。  
adm, 2011/12/13

# 随机组合逻辑中缓冲器级数优化

当负载和第一级的输入电容给定时，假设实现所要求功能的逻辑部分为 $n_1$ 级。

假设为达到最短延时，在逻辑链中需插入 $N - n_1$ 级反相器，使总共有 $N$ 级。

$$D = \frac{NH^{\frac{1}{N}}}{\gamma} + N - n_1 + \underline{P}$$

原 $n_1$ 级门的总本征延时，  
与 $N$ 无关


$$\frac{\partial D}{\partial N} = H^{1/N} + \gamma - \frac{H^{1/N} \ln H}{N} = 0$$

与反相器链的情况类似，可得到


$$h = H^{1/\hat{N}} = 3.6(\gamma = 1), \hat{N} = \log_{3.6} H$$

为达到最短延时，在逻辑链中插入的反相器个数为： $\hat{N} - n_1$

# 逻辑链总延时( $D$ )对于级数( $N$ )的敏感程度



延时对 $N$ 并不敏感，一般选取 $h=4$ ,  $N=\log_4 H$



## 幻灯片 9

---

**a26**

在确定了N和h后我们可以推算各级逻辑门的尺寸系数。

adm, 2011/12/13

# 逻辑门输入电容关系式

根据逻辑努力定义，单位尺寸的逻辑努力为 $g$ 的  
逻辑门的输入电容  $C_g = gC_{ref}$


当其尺寸系数为 $s_1$ 时，它的输入电容

$$C_{g1} = s_1 g C_{ref}$$

$$\Rightarrow s_1 = \frac{C_{g1}}{g C_{ref}}$$

$$\begin{aligned}
s_i &= \frac{C_{gi}}{g_i C_{ref}} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} C_{g(i-1)} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} C_{g(i-2)} \\
&= \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} C_{g1} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} \cdot g_1 s_1 C_{ref} \\
&= \frac{g_1 s_1}{g_i} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} = \frac{g_1 s_1}{g_i} \prod_{j=1}^{i-1} \left( \frac{f_j}{b_j} \right)
\end{aligned}$$





$$h = g_1 f_1 = g_2 f_2 = \cdots = g_i f_i \quad f_i = \frac{h}{g_i}$$

$$s_i = \frac{C_{gi}}{g_i C_{ref}} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} C_{g(i-1)} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} C_{g(i-2)}$$

$$= \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} C_{g1} = \frac{1}{g_i C_{ref}} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} \cdot g_1 s_1 C_{ref}$$

$$= \frac{g_1 s_1}{g_i} \cdot \frac{f_{i-1}}{b_{i-1}} \cdot \frac{f_{i-2}}{b_{i-2}} \dots \frac{f_1}{b_1} = \frac{g_1 s_1}{g_i} \prod_{j=1}^{i-1} \left( \frac{f_j}{b_j} \right)$$

## 幻灯片 12

---

**a26**

在确定了N和h后我们可以推算各级逻辑门的尺寸系数。

adm, 2011/12/13

# 优化方法

- ❖ 计算路径的努力:  $H = GBF$
- ❖ 求最优级数  $N \sim \log_4 H$
- ❖ 计算一级的努力  $h = H^{1/N}$
- ❖ 画出具有这一级数 ( $N$ ) 的路径的草图
- ❖ 从任意一边开始, 求出各级的尺寸:

$$C_{g(i+1)} : C_{gi} = h / (g_i b_i)$$

$$s_i = \frac{C_{gi}}{g_i C_{ref}}$$


# 小结

- ✿ 逻辑链中当各级的努力延时 ( $h$ ) 相同并且接近等于 4 时, 整个逻辑链路径的延时最短。
  - 采用“较少”级数 (逻辑门的数目较少) 时, 逻辑链未必最快。
  - 采用“大尺寸”逻辑门时, 逻辑链未必最快, 却会增加面积和功耗。
- ✿ 逻辑链的路径总延时对于级数偏离“最优级数”的敏感度不大。
  - 使每级的门努力稍大于 4 可减少面积与功耗, 但速度减慢不多。
  - 但当每级的门努力大于 6~8 时, 速度会明显变慢。

## 小结（续）

❖ 分支努力较大的节点应采用逻辑努力较小的门来驱动。

- 分支上的逻辑门采用较小的尺寸。
- 对非关键分支上的逻辑门进行缓冲以减少对关键路径的影响。



# 逻辑努力方法的局限性



逻辑努力方法的精度不高：

- 它没有考虑输入信号翻转时间、互连线负载的影响；
- 忽略了速度饱和效应、体效应等二阶效应，没有考虑版图因素。



无法处理复杂的逻辑结构，当电路中存在复杂分支时，使用手动方式进行分析将变得极其困难。



无法用来优化功耗和面积。

## 4.5.3 电路级延时优化

# 大扇入逻辑门的优化技术1



🔥 增大串联网络中外侧  
晶体管尺寸

分布 RC网络

$$t_{pHL} = 0.69[R_1 C_1 + (R_1 + R_2)C_2 + (R_1 + R_2 + R_3)C_3 + (R_1 + R_2 + \dots + R_N)C_L]$$

$$M1 > M2 > M3 > \dots > MN$$

(最靠近输出端的晶体管尺寸最小)







# 大扇入逻辑门的优化技术2

## 优化晶体管的次序：

- 最迟到达的输入信号应当作为内层输入（放在接近输出端处）



延时由 $C_L$ ,  $C_1$ 和 $C_2$ 的放电时间决定




延时由 $C_L$ 的放电时间决定

# 大扇入逻辑门的优化技术3

## 改变逻辑结构（控制最大扇入）

a24

$$F = ABCDEFGH$$



a24

Reduced fan-in -> deeper logic depth


Reduction in fan-in offsets, by far, the extra delay incurred by the NOR gate (second configuration).

Only simulation will tell which of the last two configurations is faster, lower power


adm, 2011/12/13

## 8 输入AND门的3种实现方法比较


SPICE仿真结果



6.2 ns



5.24 ns




3.19 ns

并非逻辑深度越浅延时越小。

# 大扇出逻辑门的优化

✂ 插入缓冲器将扇入与扇出隔离

a23



**a23**


Reduce CL on large fan-in gates, especially for large CL, and size the inverters progressively to handle the CL more effectively  
adm, 2011/12/13

## 4.5.4 逻辑结构级延时优化

# 逻辑级优化(1)

## 🔥 优化逻辑深度

- 技术：重组结构






## 逻辑级优化(2)

- 减少关键路径上逻辑门的扇出（负载）


Q点扇出变小



# 逻辑级优化(3)

🔥 将最迟到达的信号放到接近输出端处

最迟到达信号



# 总结

## 🔥 延时估算的基本模型：RC网络和Elmore延时公式

- 等效电阻法和等效电流法
- 注意电容的密勒效应

## 🔥 逻辑门延时：

- $t_p$ 随 $V_{DD}$ 增大减小，但是当 $V_{DD}$ 非常大时并不敏感
  - $t_p \sim C_L V_{DD} / (V_{DD} - V_T - V_{DSAT}/2)$ （速度饱和）
- 自动化设计工具使用的精确延时模型建立延时与输入信号斜率和负载电容之间的非线性映射关系，利用查表和插值的方法进行估算。

# 总结（续）

## 🔥 逻辑门延时(续)：

对于复杂逻辑门

- 要考虑内部节点电容的影响
- 与扇入有关（平方关系）、与输入图形有关
- 逻辑努力反映了逻辑门相同驱动能力下对前级负载的大小，和晶体管尺寸无关，与逻辑门的类型有关。
- $D = h + p$ —— $p$ 与尺寸无关，速度优化的条件是 $h = 4$ ,  
 $N = \log_4 H$

## 🔥 逻辑门的延时优化

- 多管堆叠时逐级增大晶体管尺寸
- 关键信号优化
- 减小扇入

# 总结（续）

## 逻辑结构的速度优化

- 关键是优化关键路径（路径延时与输入图形和输入信号翻转方向有关）
- 电路级优化：
  - 插入缓冲级和h优化（尺寸优化）
  - 逻辑门优化
- 逻辑级优化：逻辑重构、输入重排、减小扇入、调整关键路径
- 逻辑结构优化：参见数据通路部分


第五章

# 数字集成电路的功耗

# 集成电路的功耗

- 功耗(power consumption): 功率消耗
- 电路的功耗决定了每个操作消耗多少能量以及耗散多少热量。
- 这些因素会影响电路的电源功率、电池容量、散热、电源线尺寸的要求,
- 影响设计的待机时间、可靠性、成本、甚至限制电路的性能。

# 造成功耗限制的问题


|    | 低功耗                                                                                    | 散热问题                                                                                                | 可靠性                                                                                 |
|----|----------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------|
|    |       |                  |  |
| 应用 | <ul style="list-style-type: none"><li>• 无线设备</li><li>• 移动设备</li><li>• 嵌入式系统</li></ul>  | <ul style="list-style-type: none"><li>• 处理器</li><li>• 图形处理、多媒体处理、云计算.....</li><li>• 网络/通信</li></ul> | <ul style="list-style-type: none"><li>• 特征尺寸&lt;90nm的芯片</li></ul>                   |
| 问题 | <ul style="list-style-type: none"><li>• 电池工作时间</li><li>• 静态功耗</li><li>• 动态功耗</li></ul> | <ul style="list-style-type: none"><li>• 温度管理</li><li>• 封装、散热成本</li></ul>                            | <ul style="list-style-type: none"><li>• IR-drop</li><li>• 电迁移</li></ul>             |




## 5-2 CMOS逻辑门的动态功耗

# CMOS逻辑门的功耗

❏ 动态功耗：只发生在门运算过程中的功耗



# 一阶 RC 网络的能量



能量在电阻上被转化为热能耗散掉。

一次电容充电消耗的能量：

$$E_{\text{res}} = 1/2 \cdot C_L \cdot V^2$$


总能耗  $E_{0 \rightarrow 1} = \int_0^T P(t) dt = V_{DD} \int_0^T i_{\text{supply}}(t) dt = V_{DD} \int_0^{V_{DD}} C_L dV_{\text{out}} = C_L V_{DD}^2$

充电电压  
电容电压摆幅

存入电容的能量  $E_{\text{cap}} = \int_0^T P_{\text{cap}}(t) dt = \int_0^T V_{\text{out}} i_{\text{cap}}(t) dt = \int_0^{V_{DD}} C_L V_{\text{out}} dV_{\text{out}} = \frac{1}{2} C_L V_{DD}^2$

# 逻辑门翻转中的能量

- ❖ 输出电容充电时从电源汲取电流（产生电源能量消耗）。
- ❖ 产生的总能耗等于  $C_L V_{DD} V_{SW}$ ，其中一半消耗在充电电阻上，一半储存在电容中。
- ❖ 储存在电容中的能量在输出由高变低的过程中消耗在放电电阻上。



# 逻辑门的功耗

❏ 能耗：从电源中取得的总能量

$$\begin{aligned} E_{0-1} &= C_L V_{DD} V_{sw} \\ &= QV_{DD} \end{aligned}$$

全摆幅电路：  $E_{0-1} = C_L V_{DD}^2$

❏ 功率消耗（功耗）：

• 平均功耗：单位时间内的能耗  $P = \frac{E}{\Delta T}$       瞬时功耗：  $P(t) = i(t) \cdot V_{DD}$

逻辑门的平均功耗：  $P_{av} = \frac{E}{\Delta T} = E_{0-1} f_{0-1} = C_L V_{DD} V_{sw} f_{0-1}$       逻辑门的峰值功耗：

全摆幅电路：  $P_{av} = C_L V_{DD}^2 f_{0-1}$       活动因子  $P_{peak} = i_{peak} \cdot V_{DD}$

# 开关活动性

$$P_{av} = C_L V_{DD}^2 f_{0-1} = C_L V_{DD}^2 \alpha_{0-1} f$$

等效电容  $C_{EFF}$       开关活动性  $\alpha_{0-1}$       工作频率  $f$

$$= C_{EFF} V_{DD}^2 f$$

📌 **开关活动性（翻转概率）**：时钟变化事件在该门输出端引起0-1翻转的概率。

📌  $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1$ ,

- 各个周期的输入相互独立       $\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = p_0 \cdot (1 - p_0)$

*0-1概率分布均匀时活动性最高。*

- 输入是独立的均匀分布，N输入静态门的开关活动性：

$$\alpha_{0 \rightarrow 1} = p_0 \cdot p_1 = \frac{N_0}{2^N} \cdot \frac{N_1}{2^N} = \frac{N_0(2^N - N_0)}{2^{2N}}$$

# 不同逻辑门的开关活动性

例1: 静态 2 输入 **NOR** 门

| <i>A</i> | <i>B</i> | <i>Out</i> |
|----------|----------|------------|
| 0        | 0        | 1          |
| 0        | 1        | 0          |
| 1        | 0        | 0          |
| 1        | 1        | 0          |

假设输入信号概率为:

$$P_{A=1} = 1/2$$

$$P_{B=1} = 1/2$$

则输出信号的翻转概率为:

$$\begin{aligned} P_{0 \rightarrow 1} &= P_{Out=0} \times P_{Out=1} \\ &= 3/4 \times 1/4 = 3/16 \end{aligned}$$

如果输入在每周期翻转, 则:

$$\alpha_{0 \rightarrow 1} = 3/16$$

例2: 静态 2 输入 **XOR** 门

| <i>A</i> | <i>B</i> | <i>Out</i> |
|----------|----------|------------|
| 0        | 0        | 0          |
| 0        | 1        | 1          |
| 1        | 0        | 1          |
| 1        | 1        | 0          |

假设输入信号概率为:

$$P_{A=1} = 1/2$$

$$P_{B=1} = 1/2$$

则输出信号的翻转概率为:

$$\begin{aligned} P_{0 \rightarrow 1} &= P_{Out=0} \times P_{Out=1} \\ &= 1/2 \times 1/2 = 1/4 \end{aligned}$$

如果输入在每周期翻转, 则:


$$\alpha_{0 \rightarrow 1} = 1/4$$

✘ 信号通过逻辑门时可以改变统计特性；



# 信号间的相关性问题

## Inter-Signal Correlations




没有重聚扇出的逻辑电路

$$p_z = p(Z=1) = p(B=1, C=1)$$

$$p_{0-1} = (1 - p_B p_C) p_B p_C$$

$$= \left(1 - \frac{1}{2} \cdot \frac{1}{2}\right) \frac{1}{2} \cdot \frac{1}{2} = 3/16$$



具有重聚扇出的逻辑电路

$$p_z = p(Z=1) = p(B=1, C=1)$$

$$= p(B=1) \cdot p(C=1 | B=1) \quad \text{B和C相关}$$

$$= p_B \cdot 0 = 0$$


信号间存在相关性时，必须利用条件概率建立模型。

- ❖ 信号通过逻辑门时可以改变统计特性；
- ❖ 信号间的相关性：即便原始信号输入互不相关，但通过逻辑电路后就会变得相关。——采用条件概率；

# 虚假翻转


❗ 非零延时造成的动态冒险 (dynamic hazard) 或毛刺 (glitch)：一个节点在稳定到正确的逻辑电平之前可以出现多次翻转。

❗ 虚假翻转会引起额外的功耗





# CMOS逻辑门的功耗

❏ 动态功耗：只发生在门运算过程中的功耗



# 短路电流

在门翻转的过程中有一段时间上拉网络和下拉网络同时导通，产生电源到地的直接通路（短路），引起**短路电流**。



摘自：《CMOS超大规模集成电路设计（第四版）》，Neil H.E. Weste等著，电子工业出版社

# 短路电流功耗

一次翻转的短路电流能耗


$$E_{sc} = V_{DD} \int_{t(V_{in}=V_T)}^{t(V_{in}=V_{DD}-V_T)} I(t) dt$$

$I_{peak}$ 与器件的尺寸成正比。


近似计算公式:  $P_{sc} = 2 \cdot V_{DD} I_{peak} t_{sc} / 2 \cdot f = V_{DD} I_{peak} t_{sc} f$

工作频率

注: 一个开关周期内逻辑门翻转两次。



# 短路电流功耗




短路电流功耗和输入/输出的翻转速率有关;

# 短路功耗最小化

在整个电路层次上，使**输入和输出信号的上升/下降时间匹配**来达到短路电流功耗最小。对一个门即要求它的输入和输出上升时间相等。

与输入输出上升/下降时间比率及电源电压的关系






# 小结

- ❖ CMOS逻辑门的动态功耗包括电容充电功耗和直流通路引起的短路电流功耗两部分。
- ❖ 电容充电功耗与电容大小、电源电压、信号摆幅和开关活动性有关。
- ❖ 逻辑门的开关活动性和输入信号的翻转概率、逻辑门功能、逻辑电路拓扑结构有关，分析时要考虑信号之间的相关性。
- ❖ 毛刺会引起额外的动态功耗。
- ❖ 短路电流功耗与输入信号和输出信号的翻转时间之比有关，合理的设计原则是使得各级门的翻转时间相近。


## 5-3 CMOS逻辑门的静态功耗

# 漏电流成分(复习)



# 静态功耗

- 电路静态时存在的功耗，由静态漏电流引起
  - 亚阈值漏电流—— $I_{\text{SUB}}$
  - 栅极漏电流—— $I_{\text{GS}}, I_{\text{GD}}$
  - 漏极泄漏电流（BTBT 漏电，GIDL）—— $I_{\text{LEAK}}$




# 逻辑门的亚阈值漏电功耗

- 若只考虑亚阈值漏电，一个反相器的静态功耗由截止器件  $I_{sub}$  决定。

亚阈值电流公式: 
$$I_{sub} = \frac{W}{L} I_{DS0} 10^{\frac{V_{GS} - (V_{T0} - \eta V_{DS})}{S}} \left( 1 - e^{-\frac{V_{DS}}{\phi_T}} \right) \quad \text{LX4}$$

$\phi_T = kT/q$ : 热电压

截止器件的漏电流: 
$$I_{off} = I_{sub} |_{V_{GS}=0, V_{DS}=V_{DD}} = \frac{W}{L} I_{DS0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left( 1 - e^{-\frac{V_{DD}}{\phi_T}} \right)$$




## 幻灯片 4

---


**LX4**  $V_t = V_{t0} - \eta V_{ds}$  (DIBL)代入 $I_{sub}$ 公式, 将 $V_{gs}=0, V_{ds}=0$ 时的 $I_{sub}$ 定义为截止状态下的漏电流 $I_{off}$ , 重新整理表达式成与 $I_{off}$ 相关的形式。

Li XY, 2015/10/17


# 堆叠效应对亚阈值漏电的影响



$$\begin{cases} M2: I_2 = I_{ds0} 10^{\frac{-V_{T0}}{S}} (1 - e^{\frac{-V_x}{\phi_T}}) \approx I_1 (1 - e^{\frac{-V_x}{\phi_T}}) \\ M1: I_2 = I_{ds0} 10^{\frac{-V_x - V_{T1}}{S}} (1 - e^{\frac{V_x - V_{DD}}{\phi_T}}) \end{cases}$$



(a) M1的I-Vgs曲线




(b) M2的I-Vds曲线 (Vgs=0)

$$I_1 = I_{ds0} 10^{\frac{-V_{T0}}{S}} (1 - e^{\frac{-V_{DD}}{\phi_T}})$$

假设  $e^{\frac{-V_{DD}}{\phi_T}} \ll 1$ ，则

$$I_1 \approx I_{ds0} 10^{\frac{-V_{T0}}{S}}$$

负载线法分析



(c)  $I_2$ - $V_x$


## 堆叠效应对亚阈值漏电的影响（续）

- 两个截止的MOS管堆叠，由于亚阈值漏电流的存在，各自的源漏两端都会产生压降，减小了上方NMOS管的 $V_{GS}$ 、 $V_{BS}$ 和 $V_{DS}$ ，漏电流的值小于没有堆叠的情况。
- 由于体效应， $V_{SB}$ 的提高会增加 $V_T$
- 由于DIBL, $V_{DS}$ 的减小会增加 $V_T$




# 堆叠效应对亚阈值漏电的影响（续）

- 堆叠效应




# 静态功耗与输入图形有关

- 4输入NAND门( $V_{DD} = 1.5V$ ,  $V_T = 0.25V$ )



# 静态功耗与输入图形有关


- 4输入NAND门( $V_{DD} = 1.5V, V_T = 0.25V$ )



堆叠管数目增多，  
漏电流减小


- 4输入NAND门( $V_{DD} = 1.5V$ ,  $V_T = 0.25V$ )

- 4输入NAND门( $V_{DD} = 1.5V$ ,  $V_T = 0.25V$ )



# 高阈值器件的位置

- 4输入NAND门( $V_{DD} = 1.5V$ ,  $V_T = 0.25V$ )



电阻较大的晶体管放在外层时静态功耗更低。

## 幻灯片 11

---

**a13**      阈值电压高的晶体管放在外层，其它堆叠管的源端电位更高。  
adm, 2011/10/6

## 5-4 功耗优化技术

## 5-4-1 功耗优化指标



# 功耗延时积

- 功耗延时积(power-delay product, PDP)把一个电路操作期间的平均功耗和它完成一次操作所用的时间相乘得到的乘积。

$$PDP \triangleq P_{av} \cdot t_p$$

PDP恰好是电路每次操作所消耗的能量。

- 以一个逻辑门为例：

$$PDP = \frac{1}{2} C_L V_{DD}^2 f_{\max} \cdot t_p = \frac{1}{2} C_L V_{DD}^2 \left( \frac{1}{t_p} \right) \cdot t_p = \frac{1}{2} C_L V_{DD}^2 = \frac{E_{av}}{2} \quad \text{等于存入电容的能量}$$

- 传播延时是由一给定数量的能量能存放在电容上的速度决定的，增大充电电流可以缩短充电时间（延时），同时会增加功耗，反之则增加延时，减小功耗，但功耗延时积（消耗的能量）不变。

# 低功耗设计的优化目标

- 仅以功耗作为评价指标时，可以通过无限放慢电路工作速度来满足功耗要求（假设仅存在动态功耗）。
- 没有性能约束的功耗优化是没有实际意义的！
- 因此，低功耗设计的目标应该是降低电路操作的能耗，即在给定性能约束的前提下尽量降低功耗，或在给定功耗约束的前提下尽量提升性能。
- 性能指标1： PDP

# 不同功耗和延时权重下的评价指标

能量延时积:

$$EDP = PDP \times t_p = P_{av} \times t_p^2$$

同时考虑性能和能耗的衡量,经常作为最后的质量评价。

$ED^2$  延时更加重要

$ED^{0.5}$  能耗更加重要

$ED^3$  延时重要性更高

.....

其它综合评价指标（能耗指标和延时指标具有不同的权重。）

$$\begin{aligned} \text{能效比} &= \frac{\text{计算能力}}{\text{能耗}} \\ &= \frac{\frac{\text{运算次数}}{\text{运算时间}}}{\text{一次运算能耗} \times \text{运算次数}} \\ &= \frac{1}{\text{一次运算延时}} / \text{一次计算能耗} \\ &= \frac{1}{\text{一次运算能耗} \times \text{一次运算延时}} \\ &= (EDP)^{-1} \end{aligned}$$

## 5-4-2 电源电压优化

# EDP与电源电压的关系（只考虑动态功耗）

提高电源电压能减少延时，但会增加功耗。

设**NMOS** 和**PMOS** 管具有相同的阈值电压和饱和电压，则反相器传播延时（速度饱和条件下）可简化为


$$t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{TE}}$$

其中， $V_{TE} = V_T + V_{DSAT} / 2$ ， $\alpha$  由工艺参数决定。

$$PDP = \frac{1}{2} C_L V_{DD}^2$$

$$\therefore EDP = \frac{\alpha C_L^2 V_{DD}^3}{2(V_{DD} - V_{TE})}$$

# 动态功耗EDP的优化



**EDP** 达最小值时的  
 $V_{DD}$  值为  
 $\frac{3}{2}V_{TE}$

对阈值在0.5V 范围的亚微米工艺  
 $V_{DDOPT}$  为1V左右。

# 能耗优化（考虑静态能耗）

- 如果只考虑动态功耗，应将电源电压降至电路能够正常工作的最低电压（ $<V_T$ ）
- 考虑静态功耗时

$$I_{off} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left( 1 - e^{-\frac{V_{DD}}{\phi_T}} \right), \quad P_{sta} \approx I_{off} V_{DD}$$

- 电路一次工作消耗的总能耗

$$E_{total} = E_{dyn} + E_{leak} = C_{eff} V_{DD}^2 + W_{eff} I_{off} V_{DD} D$$

D——电路工作时间

# 总能耗优化

- 延时:  $V_{DD} < V_T$ , MOS管在亚阈值工作, N级反相器的延时

$$D = \frac{NC_L V_{DD}}{I_{on}} = \frac{NC_L V_{DD}}{I_{off} 10^{\frac{V_{DD}}{S}}}$$


- 总能耗

$$\begin{aligned} E_{total} &= E_{dyn} + E_{leak} = C_{eff} V_{DD}^2 + W_{eff} I_{off} V_{DD} D \\ &= C_{eff} V_{DD}^2 + W_{eff} I_{off} V_{DD} \cdot NC_L V_{DD} \left( I_{off} 10^{\frac{V_{DD}}{S}} \right)^{-1} \\ &= V_{DD}^2 \left( C_{eff} + W_{eff} NC_L 10^{\frac{-V_{DD}}{S}} \right) \end{aligned}$$

对 $V_{DD}$ 求导可以找到最小能耗工作点。



# 考虑静态功耗的能耗优化



$$E_L = I_{LEAK} V_{DD} t_p$$

$$I_{leak} = \frac{W}{L} I_{ds0} 10^{\frac{-(V_{T0} - \eta V_{DD})}{S}} \left( 1 - e^{-\frac{V_{DD}}{\phi_T}} \right),$$


$$t_p = \frac{C_L V_{SW}}{I_{DSAT}} = \frac{C_L V_{DD}}{k_s \frac{W}{L} (V_{DD} - V_T)^\alpha}$$

- a19**  $EL = t_d \times I_{leak} \times VDD$ ，其中延时 $t_d$ 的变化起到了主导作用，这是因为（1）静态功耗由关断晶体管决定，它的 $V_{gs}=0$ （与 $V_{dd}$ 无关），亚阈值漏电主要受 $V_{ds}$ 随 $VDD$ 变化的影响，呈指数关系增加，相对变化缓慢；而延时主要由导通管的充放电电流决定，导通管的 $V_{gs}=V_{dd}$ ，所以亚阈值区充放电电流对 $V_{dd}$ 更敏感，主导了 $EL$ 的变化（2）在超阈值区域， $t_d$ 和 $I_{leak}$ 随 $VDD$ 的变化都趋于饱和， $E_L$ 对 $VDD$ 的敏感度降低。

adm, 2013/10/7

## 5-4-3 联合优化

# 尺寸、 $V_{DD}$ 优化



- 目标：使整个电路的功耗最小
  - 设计参数： $f$  和  $V_{DD}$
  - $t_p \leq t_{pref}$  ( $f=1$ 同时  $V_{DD}=V_{ref}$ 的电路延时)

$$t_p = t_{p0} \left( \left( 1 + \frac{f}{\gamma} \right) + \left( 1 + \frac{F}{f\gamma} \right) \right)$$

$$t_{p0} \propto \frac{V_{DD}}{V_{DD} - V_{TE}}$$

- 减小 $f$ 可以减小总的等效电容 $C_{eff}$ ;
- 如果 $t_p < t_{pref}$ , 可以通过降低 $V_{DD}$ 的方法以性能换取功耗的改善

# 确定晶体管尺寸

- 性能约束: ( $\gamma=1$ )

$$\frac{t_p}{t_{pref}} = \frac{t_{p0}}{t_{p0ref}} \frac{\left(2 + f + \frac{F}{f}\right)}{(3+F)} = \frac{V_{DD}}{V_{ref}} \frac{V_{ref} - V_{TE}}{V_{DD} - V_{TE}} \frac{\left(2 + f + \frac{F}{f}\right)}{(3+F)} = 1$$


- 一次翻转的能耗  
( $E_{ref}$  为参考电路即  $f=1$  及  $V_{DD} = V_{ref}$  时的能量)

$$E = V_{DD}^2 C_{g1} [(1+\gamma)(1+f) + F]$$

$$\frac{E}{E_{ref}} = \left(\frac{V_{DD}}{V_{ref}}\right)^2 \left(\frac{2+2f+F}{4+F}\right)$$

电路总电容


# 性能不变条件下的 $V_{DD}$ vs. $f$



- 达到最优尺寸系数之前加大 $f$ ，在保持性能不变时可以降低 $V_{DD}$ ；
- 达到最优尺寸系数后，进一步加大尺寸只会加大自载影响而使性能降低，为了维持性能不变必须提高 $V_{DD}$ 。
- 当 $V_{DD}$  接近 $V_{TE}$  时，增加尺寸只允许降低很少的电压

# 能耗与f间的关系（维持性能不变）

- 通过改变器件尺寸并同时降低电源电压是降低能耗的有效办法。
  - 增大尺寸虽然会增加电容
  - 但是性能的改善却允许 $V_{DD}$ 下降
- 在 $f$ 的最优值之外进一步加大器件尺寸将使能量显著增加
- 当 $V_{DD}$ 接近 $V_{TE}$ 时，增加尺寸只允许降低很少的电压，因而只能达到很少的能量降低。
- 考虑能量时的最优尺寸系数小于考虑性能时的最优尺寸



$F = 20$  时,  $f_{opt}(\text{能量}) = 3.53$   
 $f_{opt}(\text{性能}) = 4.47$

# $V_{DD}-V_T$ 联合优化



# $V_{DD}$ 和 $V_T$ 的对延时与能耗的影响

延时随过驱动电压（ $V_{DD} - V_T$ ）增大而减小

超阈值  $t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{TE}}$       亚阈值  $t_p = \frac{C_L V_{DD}}{I_{ds0} 10^{\frac{V_{DD}-V_T}{S}} \left( 1 - e^{-\frac{V_{DD}}{\phi_T}} \right)}$

动态功耗随 $V_{DD}$ 增大而增大

$$P = \alpha_{0-1} C_L V_{DD}^2 f$$

静态功耗随 $V_T$ 增大而减小


$$I_{off} = \frac{W}{L} I_{ds0} 10^{\frac{-V_T}{S}} \left( 1 - e^{-\frac{V_{DD}}{\phi_T}} \right)$$

静态能耗与电路延时成正比

$$E_{leak} = I_{off} V_{DD} t_p$$


# 能耗与延时 vs $V_{DD}-V_T$ (等值线法)

0.18um工艺环振的能耗和频率等值线



(a)

活动因子=1



(b)

活动因子=0.1

最低能耗


$$E_{total} = \alpha C V_{DD}^2 f + E_{leak}$$

# 工艺设计

| 工艺        | $V_{DD}$ | $V_T$ | 面向应用                  |
|-----------|----------|-------|-----------------------|
| 标准工艺      | 标准       | 标准    | 通常应用                  |
| 高速工艺(HS)  | 标准       | 低     | 高速应用                  |
| 低压工艺 (LV) | 低        | 低     | 以动态功耗为主（高开关活动性）的低功耗应用 |
| 低漏电工艺(LL) | 标准       | 高     | 以静态功耗为主的低功耗应用         |

# 电源电压和阈值电压优化

- 对于给定的延时，最优电源电压和阈值电压是在延时等值线和能耗等值线的切点上



# 小结

- 低功耗设计中的折中问题
  - $P-V_{DD}-D$ : 降低电源电压会降低功耗，但增加电路延时
    - 存在使EDP最优的 $V_{DD}$
  - $E_{dyn}-V_{DD}-E_{leak}$ : 能耗优化中，加大延时来降低动态能耗的同时会增加静态能耗
    - 损益平衡点（最优工作点）与活动因子有关
- 最低能耗一般出现在亚阈值区，近阈值逻辑具有最佳的能量效率

## 小结（续）

- $D-V_T-P_{\text{leak}}$ : 阈值电压升高可以降低静态功耗，但增大延时
- 尺寸优化的基础上降低电源电压可以把延时盈余转成功耗收益。
- 对于给定工艺，存在最优的  $V_{DD}$  vs.  $V_T$  配置。
  - 升高阈值电压的同时升高  $V_{DD}$ ，可以在减小静态功耗的同时维持延时水平，代价是增加动态能耗。